III‑V族化合物横向纳米线结构，纳米线晶体管及其制备方法与流程

本发明属于半导体器件制作技术领域，涉及一种III-V族化合物横向纳米线结构及包含III-V族化合物横向纳米线结构的晶体管以及制备该种纳米线与晶体管的方法。

背景技术：

在半导体器件制作技术领域，传统的平面MOSFET通过缩小尺寸来提高器件性能，而在22nm以上随着制程的减小一些问题凸显出来，尽管利用诸如High-k介质、应变沟道等新工艺可以规避因制程减小而引发的问题，但是却无法满足节点缩减的要求；随后被intel、台积电和三星等半导体厂商广泛采用的FinFET因其结构抑制了恶化的短沟道效应，且具有较高的栅控能力而受到好评，不过仍存在制备工艺苛刻的问题：为避免阈值波动，必须保证鳍的宽度和高度必须保持一致。随着IMEC发布了基于水平纳米线的围栅晶体管的制程工艺，在FinFET技术上进行自然延伸的水平纳米线围栅晶体管成为将来可量产的潜力股。此外，由于环栅结构可以进一步提升栅控能力，加之III-V族化合物具有较高迁移率，因此以III-V族化合物为代表的纳米线晶体管逐渐受到青睐。

纳米线晶体管可分为垂直结构与横向结构。垂直纳米线的密度高且直径可控，具有很好的一致性，但不利于栅极的逻辑布线，与平面CMOS工艺不兼容；目前大多数的纳米线晶体管主要采用横向生长纳米线的方式。而目前横向生长纳米线的技术还未成熟，常见的有采用Au等催化剂辅助纳米线生长的技术，不过对应生长出来的纳米线晶向杂乱，并且催化剂的引入带来了不必要的麻烦，故无催化剂横向纳米线选区生长更适用于逐渐进入瓶颈区的大规模集成电路；而在无催化剂诱导纳米线生长领域，已有的报道提出横向III-V族化合物纳米线多是在III-V族化合物衬底上获得，成本高昂，因此选用硅衬底进行III-V族化合物纳米线的外延生长这一思路一方面可以降低纯粹III-V族化合物材料引起的高昂成本，且凭借III-V族化合物的高迁移率，其性能远高于同等工艺制程的体硅器件，可以满足低成本、低功耗和高性能器件的发展趋势；另外通过在硅衬底生长III-V族化合物纳米线，可以减小与硅的接触面积，可以从纳米线的上表面和侧面两个维度释放晶格失配的应力和热失配，具有较好的前景。

不过对于目前在硅衬底上横向生长III-V族化合物纳米线的技术来说，仍存在制备出来的纳米线密度稀疏、晶向杂乱等关键问题。

技术实现要素：

(一)要解决的技术问题

本发明提供了一种密度与晶向可控的III-V族化合物横向纳米线结构与制备方法，同时也提供了一种包含该III-V族化合物横向纳米线结构的晶体管及制备方法，以至少部分解决以上所提出的技术问题。

(二)技术方案

根据本发明的一个方面，提供了一种III-V族化合物横向纳米线结构，包括：p型SOI衬底，p型SOI衬底的最上层为顶层硅，该顶层硅形成的多级平行的硅亚微米线；以及桥连在相邻两硅亚微米线之间的III-V族化合物纳米线。

根据本发明的另一个方面，提供了一种制备如上所述III-V族化合物横向纳米线结构的方法，包括如下步骤：采用光刻技术在p型SOI衬底最上方的顶层硅上面形成多级平行的硅亚微米线；在多级平行的硅亚微米线之间采用MOCVD技术外延生长III-V族化合物纳米线。

根据本发明的又一个方面，还提供了一种晶体管，包括：如上的III-V族化合物横向纳米线结构；源区，在多级平行的硅亚微米线的一侧，上方对应有源电极窗口与源电极；漏区，在多级平行的硅亚微米线的另一侧，上方对应有漏电极窗口与漏电极；III-V族化合物纳米线连接了源区与漏区，且多级平行的硅亚微米线与源区和漏区的内侧边缘平行；绝缘介质层，分布于源区和漏区上方，在绝缘介质层中间分布源电极窗口及漏电极窗口，保证其上方的源电极与源区直接接触，漏电极与漏区直接接触；栅介质层，覆盖于III-V族化合物纳米线上方，在栅介质层的上方完全覆盖有栅电极。

根据本发明的又一个方面，还提供了一种制备如上所述晶体管的方法，包括如下制备步骤：在p型SOI衬底最上方的顶层硅上面生长一层绝缘介质层作为掩膜；对p型SOI衬底最上方的顶层硅表面20nm～100nm范围内进行高能磷离子注入，形成n型掺杂，掺杂浓度为10¹⁸cm^-3～10¹⁹cm^-3；对p型SOI衬底最上方的顶层硅采用光刻技术中甩胶、曝光、显影、定影以及刻蚀等步骤制备出多级平行的硅亚微米线、源区与漏区；在多级平行的硅亚微米线之间采用MOCVD技术外延生长III-V族化合物纳米线，桥连源区与漏区；先后采用稀HF和(NH₄)₂S溶液对III-V族化合物纳米线进行表面处理；采用原子层沉积技术在III-V族化合物纳米线的表面上沉积栅介质层；对覆盖于源区和漏区上方的绝缘介质层进行光刻，分别形成源区电极窗口和漏区电极窗口；在栅介质层的上方沉积栅电极，并在源电极窗口与漏电极窗口的上方分别沉积源电极和漏电极。

(三)有益效果

从上述技术方案可以看出，本发明提出的III-V族化合物纳米线结构与制备方法，以及一种包含III-V族化合物横向纳米线结构的晶体管及制备方法至少具有以下有益效果其中之一：

1、III-V族化合物横向纳米线结构选用的SOI衬底，在SOI衬底上具有多级平行的硅亚微米线结构，其长度与间距均是可控的，所述横向纳米线桥连在平行的硅亚微米线之间，呈现横向外延生长模式，晶向一致可控且分布密度提高，有效解决了现有技术制备出来的横向纳米线结构密度稀疏、晶向杂乱等关键问题。

2、包含III-V族化合物纳米线结构的晶体管因其含有晶向取向一致且密度较高的III-V族化合物横向纳米线结构，使得该晶体管具有高速运算，响应速度快的优势。

附图说明

图1A和图1B分别为根据本发明实施例所作的III-V族化合物横向纳米线结构的剖面图和立体图。

图2为根据本发明实施例制备如图1A和图1B所示III-V族化合物横向纳米线结构的方法的流程图。

图3和图4分别为根据本发明实施例制备如图1A和图1B所示III-V族化合物横向纳米线结构过程中执行各步骤之后器件的剖面图和立体图。

图5、图6A和图6B分别为根据本发明实施例所作的基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管的剖面图、整体立体图和内部构造剖开的立体图。

图7为根据本发明实施例制备如图5、图6A和图6B所示基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管的方法的流程图。

图8为根据本发明实施例制备基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管的过程中执行各步骤之后器件的剖面图。

【附图主要元件符号说明】

100-SOI衬底；

101-SOI衬底的顶层硅；

111-一组相互平行的硅亚微米线；

121-源区；

131-漏区；

200-III-V族化合物纳米线；

301-源区电极窗口；302-源电极；

401-漏区电极窗口；402-漏电极；

500-绝缘介质层；

601-栅介质层；602-栅电极。

具体实施方式

根据本发明的一个方面，提供了一种III-V族化合物横向纳米线结构及制备方法，同时还提供了一种包含III-V族化合物横向纳米线结构的晶体管及制备方法。III-V族化合物横向纳米线桥连在多级平行的硅亚微米线之间，其生长晶向与密度均可以通过调控硅亚微米线的长度与间距等参数实现。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步详细说明。

在本发明的第一个示例性实施例中，提供了一种III-V族化合物横向纳米线结构。图1A和图1B分别为根据本发明实施例所作的III-V族化合物横向纳米线结构的剖面图和立体图。

请参照图1A和图1B，本实施例III-V族化合物横向纳米线结构，包括：

p型SOI衬底100，在p型SOI衬底100最上方为顶层硅101，该顶层硅101形成的多级平行的硅亚微米线111；

以及桥连在相邻两条硅亚微米线111之间的III-V族化合物纳米线200。

以下对本实施例III-V族化合物横向纳米线的各个部分进行详细说明。

本实施例中，p型SOI衬底100最上方的顶层硅101的晶面为(110)；

本实施例中，多级平行的硅亚微米线111的每根硅亚微米线宽度为200nm～400nm，其间隔为50nm～300nm，且每根硅亚微米线的长边侧壁晶面为(111)；

本实施例中，III-V族化合物纳米线200的长度为50nm～300nm，呈现横向外延生长模式，生长晶向为。

本实施例中，III-V族化合物纳米线桥连在多级平行的硅亚微米线之间，利用多级平行的硅亚微米线可以有效减小III-V族化合物与Si异质界面的接触面积的优势，使晶格失配和热失配的应力得到释放，提高了晶格质量，并且还增大了前驱物在Si线结构上的接触面积，降低了横向生长难度，从而得到生长晶向一致可控且分布密度较高的III-V族化合物横向纳米线结构。

图2为根据本发明实施例制备如图1A和图1B所示III-V族化合物横向纳米线结构的方法的流程图。图3和图4分别为根据本发明实施例制备如图1A和图1B所示III-V族化合物横向纳米线结构的过程中执行各步骤之后器件的剖面图和立体图。参照图2、图3和图4，制备如图1A和图1B所示III-V族化合物横向纳米线结构的方法，包括：

S202：采用光刻技术在p型SOI衬底100最上方的顶层硅101上形成多级平行的硅亚微米线结构111，如图3中202和图4中202所示；

本实施例中，p型SOI衬底100的顶层硅101的晶面为(110)；

光刻技术得到的硅亚微米线111的宽度为200nm～400nm，两根硅亚微米线之间的间隔为50nm～300nm，其长边侧壁晶面为(111)。

S204：在多级平行的硅亚微米线之间采用MOCVD技术外延生长III-V族化合物纳米线200，如图3中204和图4中204所示；

本实施例III-V族化合物纳米线200桥连多级平行的硅亚微米线111，生长晶向为，其长度为50nm～300nm。

至此，完成如图1A和图1B所示III-V族化合物横向纳米线结构的制备。

本实施例中，制备出来的III-V族化合物横向纳米线的分布密度得以提高，生长晶向一致可控；同时通过设计硅亚微米线的长度与间距，间接解决了横向纳米线数量无法控制的问题。

在本发明的第二个实施例中，提供了一种基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管。图5、图6A和图6B分别为根据本发明实施例所作的基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管的剖面图、整体立体图和内部构造剖开的立体图。

请参照图5、图6A和图6B，本实施例基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管包括：

实施例一中III-V族化合物横向纳米线结构；

源区121，在多级平行的硅亚微米线111的一侧，上方对应有源电极窗口301与源电极302；

漏区131，在多级平行的硅亚微米线111的另一侧，上方对应有漏电极窗口401与漏电极402；

III-V族化合物纳米线200连接了源区121与漏区131，且硅亚微米线111与源区121和漏区131的内侧边缘平行；

绝缘介质层500，分布于源区121和漏区131上方，在绝缘介质层500中间分布源电极窗口301及漏电极窗口401，保证其上方的源电极302直接与源区121相接触，漏电极402直接与漏区131相接触；

栅介质层601，覆盖于III-V族化合物纳米线200上方；完全覆盖于栅介质层601上方的是栅电极602。

以下对本实施例包含III-V族化合物横向纳米线结构的晶体管的各个部分进行详细说明。

在本实施例中，p型SOI衬底最上方的顶层硅101的一侧为源区121，另一侧为漏区131，在所述源区121与漏区131上方分别对应有源电极窗口301与漏电极窗口401，在窗口上方分别沉积着源电极302与漏电极402，本实施例中源电极302、漏电极402选用金、铝或多晶硅等材料；

在源区121与漏区131中间为一组相互平行的硅亚微米线111，且该组硅亚微米线111与源区121和漏区131的内侧边缘平行，其宽度为200nm～400nm，间隔为50nm～300nm；桥连在相邻两条硅亚微米线111之间的是III-V族化合物纳米线200，其长度为50nm～300nm，生长晶向为，连接了源区121与漏区131；

在III-V族化合物纳米线200与硅亚微米线111的上方覆盖有一层栅介质层601，该栅介质层601的材料选用Al₂O₃、HfO₂、Si₃N₄、ZrO₂、Ta₂O₅等具有高介电常数的介质，其厚度为5nm～20nm；

在栅介质层601的上方沉积有栅电极602，栅电极602选用金、铝或多晶硅等材料。

本实施例基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管因其含有晶向取向一致且密度较高的III-V族化合物横向纳米线结构，相较现有晶体管来说具有高速运算，响应速度快的优势。

图7为根据本发明实施例制备如图5、图6A和图6B所示基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管的方法的流程图。图8为根据本发明实施例制备基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管的过程中执行各步骤之后器件的剖面图。

请参照图7和图8，制备基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管的方法包括如下步骤：

S702：在p型SOI衬底100最上方的顶层硅101上面生长一层绝缘介质层500作为掩膜，如图8中702所示；

其中，p型SOI衬底100最上方为顶层硅101，该顶层硅101晶面为(110)，为了避免离子注入后能量过高导致的晶格错配，选用绝缘介质层作为掩膜，绝该缘介质层500选用5nm～20nm的SiO₂。

S704：对p型SOI衬底100最上方的顶层硅101表面20nm～100nm范围内进行高能磷离子注入，形成n型掺杂，掺杂浓度为10¹⁸cm^-3～10¹⁹cm^-3，如图8中704所示；

S706：对p型SOI衬底100最上方的顶层硅101采用光刻技术中甩胶、曝光、显影、定影以及刻蚀等步骤制备出多级平行的硅亚微米线结构111、源区121与漏区131，如图8中706所示；

其中，该源区121和漏区131之间的宽度为1μm～5μm，多级平行的硅亚微米线111的每根硅亚微米线宽度为200nm～400nm，其间隔为50nm～300nm，且每根硅亚微米线的长边侧壁晶面为(111)。

S708：在多级平行的硅亚微米线111之间采用MOCVD技术外延生长III-V族化合物纳米线200，桥连源区121与漏区131，如图8中708所示；

其中，III-V族化合物纳米线200的生长晶向为。

S710：先后采用稀HF和(NH₄)₂S溶液对III-V族化合物纳米线200进行表面处理，如图8中710所示；

表面处理的目的是去除III-V族化合物纳米线200表面的自然氧化物。

S712：采用原子层沉积技术在III-V族化合物纳米线200的表面上沉积栅介质层601，该栅介质层601的厚度约5nm～20nm，如图8中712所示；

该栅介质层601的材料选用Al₂O₃、HfO₂、Si₃N₄、ZrO₂、Ta₂O₅等具有高介电常数的介质；

S714：对覆盖于源区121和漏区131上方的绝缘介质层500进行光刻，分别形成源区电极窗口301和漏区电极窗口401；

S716：在栅介质层601的上方以电子束蒸发的方式沉积栅电极602，并在源电极窗口501与漏电极窗口401上方分别沉积源电极302和漏电极402。

本实施例中，源电极302和漏电极402与SOI衬底100的顶层硅101接触，即源电极302与源区121直接接触，漏电极402和漏区131直接接触，如图8中716所示；所述栅电极602完全包裹在栅介质层外，为了达到良好的栅控效果，本实施例选用电子束蒸发的形式。其中，源电极302、漏电极402和栅电极602选用金、铝或多晶硅等材料。

至此，本发明第二实施例介绍完毕。

综上所述，本发明提供了一种III-V族化合物横向纳米线结构及制备方法，III-V族化合物横向纳米线桥连在多级平行的硅亚微米线之间，利用多级平行的硅亚微米线能够改善晶格失配以及热失配、有效增强MOCVD法前驱物的接触面积等优势，得到了生长晶向一致可控且分布密度较高的III-V族化合物横向纳米线结构；还提供了基于SOI衬底包含III-V族化合物横向纳米线结构的晶体管及其制备方法，因其含有较高分布密度、晶向一致的横向纳米线结构，因而具有高速运算，响应速度快的良好性能。

需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明的保护范围。

当然，根据实际需要，本发明提供的制备III-V族化合物横向纳米线结构及包含III-V族化合物横向纳米线结构的晶体管的方法还包含其他的常用工艺和制备步骤，由于同发明的创新之处无关，此处不再赘述。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。