存储器结构及其制备方法、存储器的测试方法与流程

本申请涉及存储器技术领域，尤其涉及一种存储器结构及其制备方法，此外本申请还涉及一种存储器的测试方法。

背景技术：

3dnand存储器是革新性的半导体存储技术，通过增加存储叠层而非缩小器件二维尺寸实现存储密度增长，从而拓宽了存储技术的发展空间。

目前，3dnand存储器的一种结构为存储阵列芯片和cmos芯片上下层叠形成，并且通常情况下，存储阵列芯片和cmos芯片通过异质结键合(hybridbonding)的方式键合在一起。

目前，还没有一种有效的测试方法在3dnand存储器封装之前，能够对3dnand存储器的内部结构性能进行测试。

技术实现要素：

有鉴于此，本申请提供了一种存储器结构，利用该存储器结构能够实现在存储器封装前对存储器内部性能的测试。

基于该存储器结构，本申请还提供了一种存储器结构的制备方法和测试方法。

为了实现上述发明目的，本申请采用了如下技术方案：

一种存储器结构，包括：

上下相对放置的存储阵列芯片和cmos芯片，

其中，在所述存储阵列芯片的存储阵列区域设置有穿过所述存储阵列区域的连接tac；

在所述存储阵列芯片的正面设置有第一介电层，所述第一介电层内设置有多个第一通孔；

在所述存储阵列芯片的背面设置有多个导电凸块；

所述cmos芯片的正面依次层叠设置有第一金属图案层和第二介电层，所述第二介电层内设置有多个第二通孔；

所述第一介电层与所述第二介电层相对连接在一起；

所述存储阵列芯片内还设置有字线位线连接；

其中，至少部分所述导电凸块、所述tac、所述第一通孔、所述第二通孔、所述第一金属图案层上的金属图案以及字线连接之间形成电连接；

和/或；

至少部分所述导电凸块、所述tac、所述第一通孔、所述第二通孔、所述第一金属图案层上的金属图案以及位线连接之间形成电连接。

可选地，电连接的所述第一通孔和所述第二通孔形成通孔信号通道；

多个所述通孔信号通道通过所述导电凸块、第一通孔和第二通孔、第一金属图案层上的金属图案以及所述位线连接按照特定方式电连接形成测试通孔信号通道性能的测试结构；

和/或；

多个所述通孔信号通道通过所述导电凸块、第一通孔和第二通孔、第一金属图案层上的金属图案以及所述字线连接按照特定方式电连接形成测试通孔信号通道性能的测试结构。

可选地，所述测试通孔信号通道性能的测试结构包括多个串联连接的通孔信号通道。

可选地，所述测试通孔信号通道性能的测试结构包括n个通孔信号通道，所述多个通孔信号通道从所述测试通孔信号通道性能的结构的一端到另一端依次分别为第1个通孔信号通道，第2个通孔信号通道，直至第n个通孔信号通道，

其中，第奇数个通孔信号通道并联连接在一起，第偶数个通孔信号通道并联连接在一起，从而形成呈梳状结构的通孔信号通道测试结构；

其中，n为正整数。

可选地，所述存储器结构还包括：

设置在所述cmos芯片正面和所述第一金属图案层之间的测试电路，所述测试电路与所述第一金属图案层之间形成电连接。

可选地，所述测试电路包括存储阵列芯片内部结构测试电路以及通孔信号通道测试电路中的至少一种。

可选地，所述存储阵列芯片内部结构测试电路包括：存储片性能测试电路、存储块性能测试电路、位线性能测试电路和字线性能测试电路中的至少一种。

可选地，所述存储器结构还包括设置于所述存储阵列芯片背面区域的通过硅片通道即tsv，所述导电凸块与至少部分所述tac之间通过所述tsv之间形成电连接。

一种存储器结构的制备方法，包括：

提供存储阵列芯片和cmos芯片；

在所述存储阵列芯片的存储阵列区域形成穿过所述存储阵列区域的连接tac；

在所述存储阵列芯片的正面形成第一介电层；

在所述第一介电层内形成多个第一通孔；

在所述存储阵列芯片的背面形成多个导电凸块；

在所述cmos芯片的正面依次层叠形成第一金属图案层和第二介电层；

在所述第二介电层内形成多个第二通孔；

将所述第一介电层与所述第二介电层相对连接在一起，以使所述存储阵列芯片和cmos芯片形成上下层叠结构；

其中，所述存储阵列芯片内设置有字线连接和位线连接；

至少部分所述导电凸块、所述tac、所述第一通孔、所述第二通孔以及所述第一金属图案层上的金属图案以及所述字线连接之间形成电连接；

和/或；

至少部分所述导电凸块、所述tac、所述第一通孔、所述第二通孔以及所述第一金属图案层上的金属图案以及所述位线连接之间形成电连接。

可选地，在所述cmos芯片的正面形成第一金属图案层之前，还包括：

在所述cmos芯片的正面形成测试电路；

在所述cmos芯片的正面形成第一金属图案层具体为：

在所述测试电路之上形成第一金属图案层，所述第一金属图案层与所述测试电路之间形成电连接。

可选地，所述在所述存储阵列芯片的背面形成多个导电凸块之前，还包括：

在所述存储阵列芯片的背面内形成多个通过硅片通道即tsv；所述导电凸块和所述tac之间通过所述tsv形成电连接；

所述在所述存储阵列芯片的背面形成多个导电凸块，具体为：

在多个所述tsv之上形成多个导电凸块。

一种存储器结构的测试方法，所述测试方法包括：

获取用于测试存储器内部待测试结构的测试信号；

将所述测试信号通过测试探针经由电连接的导电凸块、tac、第一通孔、第二通孔、第一金属图案层上的金属图案以及所述字线位线连接输入到待测试结构上；

经由与所述待测试结构连接的其它电连接的导电凸块、tac、第一通孔、第二通孔、第一金属图案层上的金属图案以及所述字线位线连接通过其它测试探针获取所述测试信号的输出信号；

根据所述输入信号、输出信号以及待测试结构的内部结构获取所述待测试结构的性能；

其中，所述待测试结构为由与金属图案电连接的字线位线连接对应的字线和/或位线对应的结构；

可选地，所述待测试结构包括：由第一通孔和第二通孔形成的通孔信号通道以及存储阵列芯片内部各个结构的至少一种。

与现有技术相比，本申请至少具有以下优点：

通过以上技术方案可知，在cmos芯片的正面设置有第一金属图案层，如此，设置于该存储器结构内的至少部分所述导电凸块、所述tac、所述第一通孔、所述第二通孔、所述第一金属图案层上的金属图案以及字线连接之间形成电连接；和/或，设置于该存储器结构内的至少部分所述导电凸块、所述tac、所述第一通孔、所述第二通孔、所述第一金属图案层上的金属图案以及位线连接之间形成电连接。

该形成电连接的各个结构能够为测试信号提供信号通路，如此，测试信号能够由测试探针经由该信号通路输入到待测试结构上，并能够经其它信号通路输出到其它测试探针上，最后根据输入信号、输出信号以及待测试结构的内部结构获取得到该待测试结构的性能。

由上可知，本申请提供的存储器结构能够实现对存储器内部性能的测试。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本申请提供的存储器结构示意图；

图2为本申请提供的测试通孔信号通道的测试结构示意图；

图3为本申请提供的测试通孔信号通道的测试结构示意图；

图4为本申请提供的存储器结构的测试方法流程示意图；

图5为本申请提供的存储器结构的制备方法的流程示意图；

图6a至图6j是本申请提供的存储器结构的制备方法的一系列制程对应的结构示意图。

附图标记

10：存储阵列芯片，11：tac，12：第一介电层，13：第一通孔，14：导电凸块，15：tsv，16：字线位线连接；

20：cmos芯片，21：第一金属图案层，22：第二介电层，23：第二通孔；

201至204：tac，31至34：tac。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1是本申请提供的存储器结构示意图。如图1所示，该存储器结构包括：

上下相对放置的存储阵列芯片10和cmos芯片20，

其中，在所述存储阵列芯片10的存储阵列区域形成有穿过所述存储阵列区域的连接tac(througharraycontact)11；其中，形成在存储阵列区域的tac一般为多个。

在所述存储阵列芯片10的正面形成有第一介电层12，所述第一介电层12内形成有多个第一通孔13；

在所述存储阵列芯片10的背面形成有多个导电凸块14；

所述cmos芯片20的正面依次层叠形成有第一金属图案层21和第二介电层22，所述第二介电层22内形成有多个第二通孔23；

所述第一介电层12与所述第二介电层22相对连接在一起；所述第一通孔13与所述第二通孔23之间形成电连接。作为示例，第一介电层12与第二介电层22之间可以通过异质结键合(hybridbonding)的方式键合在一起。所谓异质结键合就是通过分子间作用力将第一介电层12和第二介电层22键合在一起。

在本申请实施例中，存储阵列芯片10内还设置有字线位线连接16，通过该字线连接，所述存储阵列芯片内的字线能够获得电信号；通过该位线连接，所述存储阵列芯片内的位线能够获得电信号；

其中，至少部分所述导电凸块14、所述tac11、所述第一通孔13、所述第二通孔23、所述第一金属图案层21上的金属图案以及字线连接16之间形成电连接；

和/或；

至少部分所述导电凸块14、所述tac11、所述第一通孔13、所述第二通孔23、所述第一金属图案层21上的金属图案以及位线连接16之间形成电连接。

需要说明，在对存储器结构性能进行测试时，一般情况下，并不需要对存储器内部结构中具有相同结构的所有结构均进行测试，而是可以对相同结构中的其中一部分进行抽样测试。如此，可以在部分所述导电凸块14、所述tac11、所述第一通孔13、所述第二通孔23、所述第一金属图案层21上的金属图案以及所述字线连接16之间形成电连接；和/或，在部分所述导电凸块14、所述tac11、所述第一通孔13、所述第二通孔23、所述第一金属图案层21上的金属图案以及所述位线连接16之间形成电连接。

该电连接的所述导电凸块14、所述tac11、所述第一通孔13、所述第二通孔23、所述第一金属图案层21上的金属图案以及所述字线位线连接16，能够为用于测试存储器内部结构性能的测试信号提供信号通路。如此，用于测试存储器内部结构性能的测试信号可以通过测试探针经由一条或多条该信号通路输送到待测试结构上，然后再经其它一条或多条信号通路将测试信号输出到测试探针上，最后根据测试信号的输入信号、输出信号以及待测试结构的内部结构获取得到该待测试结构的性能。

需要说明，待测试结构位于电连接的导电凸块14、所述tac11、所述第一通孔13、所述第二通孔23、所述第一金属图案层21上的金属图案以及所述字线位线连接16所形成的信号通路上。如此，测试信号才能输入到待测试结构上，并经信号通路输出到测试探针上。

而且，当待测试结构为存储阵列芯片内部的结构时，该待测试结构由形成上述信号通路的字线位线连接所连接的字线和/或位线对应的结构。

在本申请实施例中，可以认为上述电连接的所述导电凸块14、所述tac11、所述第一通孔13、所述第二通孔23、所述第一金属图案层21上的金属图案以及所述字线位线连接16中的第一通孔13和第二通孔23之间直接电连接。为了后续方便描述，本申请实施例将该直接电连接的第一通孔13和第二通孔23形成的信号通道称为通孔信号通道。

该通孔信号通道是在将存储阵列芯片和cmos芯片连接在一起的同时形成的。

该通孔信号通道是测试信号的必经之路，因此，该通孔信号通道对于测试信号的传输具有重要作用。为此，本申请实施例提供的存储器器件中还可以包括测试通孔信号通道性能的测试结构。

作为示例，该测试通孔信号通道性能的测试结构可以为通过所述导电凸块14、第一通孔13和第二通孔23、第一金属图案层21上的金属图案以及所述位线连接16按照特定方式电连接形成测试通孔信号通道性能的测试结构；也可以为通过所述导电凸块14、第一通孔13和第二通孔23、第一金属图案层21上的金属图案以及所述字线连接16按照特定方式电连接形成测试通孔信号通道性能的测试结构。还可以为通过所述导电凸块14、第一通孔13和第二通孔23、第一金属图案层21上的金属图案以及所述位线连接16和字线连接16按照特定方式电连接形成测试通孔信号通道性能的测试结构。

作为示例，利用本申请实施例提供的存储器结构可以测试通孔信号通道的电性能，例如通孔信号通道的电阻和通孔信号通道的电容。

需要说明，测试通孔信号通道的电阻和电容时的通孔信号通道测试结构不同。而且，由于一个通孔信号通道的电容或电阻一般较小，如果仅测试一个通孔信号通道的电容或电阻，就会导致测量误差较大，导致测量不准确的问题。

因此，本申请实施例为了提高通孔信号通道性能测量的准确性，通过设置通孔信号通道的结构可以测量多个通孔信号通道的性能，在测出多个通孔信号通道的性能值后，将该多个通孔信号通道的性能值求平均，得到的平均值即可认为是一个通孔信号通道对应的性能值。例如，设定通孔信号通道结构内包括n个通孔信号通道，由本申请实施例提供的结构和测试方法测出的通孔信号通道结构的电阻为r，则一个通孔信号通道的电阻为r/n，其中，n为正整数。

在本申请实施例中，测试通孔信号通道电阻的通孔信号通道结构与测试通孔信号通道电容的通孔信号通道结构不同。

其中，在测试通孔信号通道电阻的通孔信号通道结构内，多个通孔信号通道通过电连接的导电凸块14、第一通孔13和第二通孔23以及第一金属图案层21上的金属图案、字线位线连接16形成串联连接。即测试通孔信号通道电阻的通孔信号通道结构包括多个串联连接的通孔信号通道。也可以认为测试通孔信号通道电阻的通孔信号通道结构中的多个通孔信号通道形状呈蜷曲状即serpentine结构。图2示出了本申请实施例提供的测试通孔信号通道电阻的通孔信号通道结构示意图。图2示出了4个串联的通孔信号通道，其分别标记为201、202、203和204。在图2中仅标记出通孔信号通道结构，与其电连接的导电凸块14、tac11、第一通孔13和第二通孔23以及第一金属图案层21以及字线位线连接16在图2中没有标出。但是根据上述对存储器结构的描述，应当理解为该4个通孔信号通道通过与其电连接的与其电连接的导电凸块14、tac11、第一通孔13和第二通孔23以及第一金属图案层21以及字线位线连接16实现串联。

当需要对图2所示的通孔信号通道测试结构中的通孔信号通道电阻进行测试时，将两根测试探针分别插入到通孔信号通道201和通孔信号通道204对应的导电凸块上。

在本申请实施例中，测试通孔信号通道电容的通孔信号通道测试结构可以为多个通孔信号通道中的第奇数个通孔信号通道并联连接，第偶数个通孔信号通道并联连接的梳状结构。其中通孔信号通道的排序是根据通孔信号通道的位置从通孔信号通道测试结构的一端到另一端依次排序。具体地说，设定测试通孔信号通道性能的测试结构包括n个通孔信号通道，所述多个通孔信号通道从所述测试通孔信号通道性能的结构的一端到另一端依次分别为第1个通孔信号通道，第2个通孔信号通道，直至第n个通孔信号通道，其中，第奇数个通孔信号通道并联连接在一起，第偶数个通孔信号通道并联连接在一起，从而形成呈梳状结构的通孔信号通道；其中，n为正整数。

作为示例，图3示出了本申请实施例提供的测试通孔信号通道电容的通孔信号通道测试结构示意图。如图3所示，该通孔信号通道结构包括4个通孔信号通道，其从左到右依次分别为第1个通孔信号通道31、第2个通孔信号通道32、第3个通孔信号通道33和第4个通孔信号通道34。

其中，第1个通孔信号通道31与第3个通孔信号通道33之间通过第一通孔、第二通孔和第一金属图案层的一金属图案并联连接，第2个通孔信号通道32与第4个通孔信号通道34之间通过另一第一通孔、另一第二通孔和第一金属图案层的另一金属图案并联连接。

当需要对图3所示的通孔信号通道结构中的通孔信号通道电容进行测试时，需要将两根测试探针分别插入到通孔信号通道31和通孔信号通道34对应的导电凸块上。

作为本申请的一具体实施例，在存储阵列区域形成tac时，tac不会贯穿存储阵列区域的正背面，而是从存储阵列区域的正面向存储阵列区域贯穿一定深度，而在靠近存储阵列区域背面区域没有贯穿。在这种情况下，为了实现导电凸块14与tac11的电连接，上述所述的存储器结构还可以包括形成于所述存储阵列芯片10背面和所述导电凸块14之间的通过硅片通道即tsv(throughsiliconvias)15，所述导电凸块14与所述至少部分所述tac11之间通过所述tsv15之间形成电连接。采用tsv15结构将导电凸块14和tac11实现电连接的方式能够节省更多的空间设置存储单元，从而在达到相同存储性能的存储器时，有利于减小器件尺寸。

此外，作为本申请的另一具体实施例，为了更好地对tac性能进行测试，上述所述的存储器结构还可以包括：形成在所述cmos芯片20正面和所述第一金属图案层21之间的测试电路(图1中未示出)，所述tac测试电路与所述第一金属图案层21之间形成电连接。

作为示例，所述测试电路包括存储阵列芯片内部结构测试电路以及通孔信号通道测试电路的至少一种。更具体地，所述存储阵列芯片内部结构测试电路包括：存储片性能测试电路、存储块性能测试电路、位线性能测试电路和字线性能测试电路中的至少一种。

以上为本申请实施例提供的存储器结构的具体实施方式。需要说明，本申请实施例提供的存储器结构可以为3dnand存储器结构。

利用上述实施例提供的存储器结构，可以对存储器内部结构性能进行测试。具体测试方法可以如图4所示的测试方法流程图，其包括以下步骤：

s41、获取用于测试存储器内部待测试结构的测试信号：

其中，所述待测试结构为由与金属图案电连接的字线位线连接对应的字线和/或位线对应的结构。作为示例，所述待测试结构包括：由第一通孔和第二通孔形成的通孔信号通道以及存储阵列芯片内部各个结构的至少一种。其中，所述存储阵列芯片内部结构包括：存储片、存储块、位线和字线中的至少一种。

s42、将所述测试信号通过测试探针经由电连接的导电凸块、tac、第一通孔、第二通孔、第一金属图案层上的金属图案以及所述字线位线连接位线连接输入到待测试结构上。

s43、经由与所述待测试结构连接的其它电连接的导电凸块、tac、第一通孔、第二通孔、第一金属图案层上的金属图案以及所述字线位线连接通过其它测试探针获取所述测试信号的输出信号。

s44、根据所述输入信号、输出信号以及待测试结构的内部结构获取所述待测试结构的性能。

需要说明，存储器内部性能通常包括很多种类型，因此，为了方便测试，本申请实施例可以借助探针卡(probecard)进行测试。这是因为探针卡上有很多探针，每一探针可以传输不同的测试信号，如此，借助探针卡，向探针卡的不同探针上施加不同类型的测试信号，一次可以测量出存储器内部结构的多个类型的性能参数。

另外，由于存储阵列芯片是有多个存储单元排列组成的存储阵列。其上的很多结构都是重复的，例如，存储器包括多个存储片plane、存储块block、存储单元、字线和位线。

通过设计第一金属图案层上的金属图案，可以实现存储阵列芯片上的相同重复结构分别通过字线位线连接16形成相同的待测试结构。如此，可以利用一个探针卡通过多次测试实现对存阵列芯片上的多个相同重复结构的性能的测试。

简单地说，通过设计第一金属图案层上的图案，实现存储阵列芯片上的相同重复结构形成相同的待测试结构，如此，利用一个探针卡即可实现对存储阵列芯片上的不同存储块、同一存储块内的不同位线和字线、以及不同位置上的字线对应的位线的性能。

以上为本申请实施例提供的存储器结构的测试方法的具体实施方式。

基于上述实施例提供的存储器结构，本申请实施例还提供了一种存储器结构的制备方法的具体实施方式。具体参见以下实施例。

下面结合图5以及图6a至图6j对本申请实施例提供的制备方法进行详细描述。

图5是本申请实施例提供的存储器结构的制备方法的流程示意图。如图5所示，该制备方法包括以下步骤：

s501、提供存储阵列芯片10和cmos芯片20：

图6a分别示出了存储阵列芯片10和cmos芯片20。其中，存储阵列芯片10内设置有字线位线连接16。

s502、在所述存储阵列芯片10的存储阵列区域形成穿过所述存储阵列区域的连接tac11：

如图6b所示，在存储阵列芯片10的存储阵列区域形成穿过存储阵列区域的连接tac11。其中，在存储阵列区域，形成的tac可以为多个。

s503、在所述存储阵列芯片10的正面形成第一介电层12：

如图6c所示，采用本领域惯用的技术手段，在存储阵列芯片10的正面形成第一介电层12。作为示例，形成第一介电层12的材料可以为氮化硅或氧化硅。

s504、在所述第一介电层12内形成多个第一通孔13，所述第一通孔13与所述tac11之间形成电连接：

如图6d所示，在第一介电层12内形成多个第一通孔13，第一通孔13和tac11之间形成电连接。作为示例，在第一介电层12内形成多个第一通孔13可以具体为：采用掩模板对第一介电层12进行刻蚀形成孔洞，利用金属材料填充孔洞，然后对第一介电层进行磨平，从而使得填充有金属材料的孔洞形成多个第一通孔13。

s505、在所述存储阵列芯片10的背面内形成通过硅片通道即tsv15；所述tsv15与所述tac11之间形成电连接：

本步骤可以具体为：从存储阵列芯片10的背面对存储阵列芯片10进行减薄处理，然后从减薄处理后的存储阵列芯片10的背面形成tsv15，所述tsv15与所述tac11之间形成电连接。该步骤执行完对应的结构示意图如图6e所示。

s506、在多个所述tsv15之上形成多个导电凸块14，所述多个导电凸块14分别与至少部分所述tac11之间形成电连接：

如图6f所示，在多个tsv15之上形成多个导电凸块14，所述多个导电凸块14分别与至少部分tac11之间形成电连接。

作为示例，本申请实施例在tsv15上形成导电凸块14的具体方法可以如下：

在tsv上淀积一层金属层；对所述金属层进行图案化；在图案化后的金属层上填充介电材料，形成第二金属图案层，所述第二金属图案层的金属图案为多个所述导电凸块。在本步骤中，淀积的金属层的材质可以为铝。

s507、在所述cmos芯片20的正面形成第一金属图案层21：

如图6g所示，在cmos芯片20的正面形成第一金属图案层21。其中，第一金属图案层21上的金属图案与存储阵列芯片10上的字线位线连接16形成电连接，以在后续形成存储器内部结构的待测试结构。

作为示例，在cmos芯片20的正面形成第一金属图案层21的具体方法如下：

在cmos芯片20的正面形成介电层，对介电层进行刻蚀以在预定区域形成孔洞，对形成的孔洞进行金属材料填充，然后进行平坦化，最终形成第一金属图案层21。

s508、在所述第一金属图案层21之上形成第二介电层22；

如图6h所示，在第一金属图案层21之上形成第二介电层22。

s509、在所述第二介电层22内形成多个第二通孔23，至少部分所述第二通孔23与所述第一金属图案层21之间形成电连接：

如图6i所示，在第二介电层22内形成多个第二通孔23，至少部分第二通孔与第一金属图案层21之间形成电连接。

s510、将所述第一介电层12与所述第二介电层22相对连接在一起，以将存储阵列芯片10和cmos芯片20连接在一起，并形成上下层叠结构：

如图6j所示，将所述第一介电层12与所述第二介电层22相对连接在一起，以将存储阵列芯片10和cmos芯片20连接在一起，并形成上下层叠结构。在第一介电层12与所述第二介电层22相对连接在一起的同时，所述第一通孔13与所述第二通孔23之间形成电连接。

本申请实施例可以具体通过异质结键合(hybridbonding)的方式将所述第一介电层与所述第二介电层键合在一起。

以上为本申请实施例提供的存储器结构的制备方法的具体实施方式。

通过上述制备方法生成的存储器结构中，至少部分所述导电凸块14、所述tac11、所述第一通孔13、所述第二通孔23以及所述第一金属图案层21上的金属图案以及所述字线连接16之间形成电连接；

和/或；

至少部分所述导电凸块14、所述tac11、所述第一通孔13、所述第二通孔23以及所述第一金属图案层21上的金属图案以及所述位线连接16之间形成电连接。

需要说明，在未将第一介电层12与所述第二介电层22相对连接在一起之前，存储阵列芯片10和cmos芯片相互独立，所以，在该具体实施方式中，对存储阵列芯片10和cmos芯片的处理可以并行处理，以缩短制备存储器结构的加工时间，提高加工效率。具体到本实施例来说，步骤s502至s506与步骤s507至s509可以并行处理。

通过以上描述即可制备出本申请实施例提供的存储器结构。而且通过上述电连接的导电凸块、至少部分所述tac、所述第一通孔、至少部分所述第二通孔以及所述第一金属图案层上的至少部分金属图案之间形成电连接，从而使多个tac通过所述导电凸块、第一通孔和第二通孔以及第一金属图案层上的金属图案按照特定方式连接形成测试tac性能的测试结构。

作为本申请的一具体实施例，为了实现对存储器内部结构性能更准确的测试，在所述cmos芯片的正面形成第一金属图案层之前，还可以包括：

在所述cmos芯片的正面形成测试电路；

在所述cmos芯片的正面形成第一金属图案层具体为：

在所述测试电路之上形成第一金属图案层，所述第一金属图案层与所述测试电路之间形成电连接。

以上所述，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的限制。虽然本申请已以较佳实施例揭露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。