MRAM器件及其形成方法与流程
本发明实施例涉及mram器件及其形成方法。
背景技术：
在用于电子应用的集成电路中使用半导体存储器，例如，电子应用包括收音机、电视机、移动电话，以及个人计算设备。一种类型的半导体存储器件包括自旋电子，自旋电子结合了半导体技术和磁性材料以及器件。电子通过它们的磁矩而不是电子的电荷自旋，自旋电子用于表示位。
这样的自旋电子器件是磁阻式随机存取存储器(mram)阵列，磁性随机存取存储器(mram)阵列包括在不同方向中定位(例如，在不同的金属层中互相垂直)的导电线(字线和位线)。导线间夹着磁隧道结(mtj)，磁隧道结(mtj)用作磁性存储单元。已经实施针对mram的构造和材料的各种技术，以进行尝试同时进一步提高器件性能。
技术实现要素：
根据本发明的一些实施例，提供了一种磁阻式随机存取存储器(mram)器件，包括：介电层，位于衬底上方并且具有开口；可变电阻存储单元，位于所述开口中并且包括第一电极、第二电极，以及位于所述第一电极和所述第二电极之间的磁性隧道结层；以及导电层，填充所述开口的剩余部分并且电连接至所述可变电阻存储单元的所述第一电极和所述第二电极中的一个。
根据本发明的另一些实施例，还提供了一种磁阻式随机存取存储器(mram)器件，包括：导电结构，位于衬底上方并且嵌入在第一介电层中；第二介电层，位于所述衬底上方并且具有暴露所述导电结构的开口；导电层，位于所述开口中；以及可变电阻存储单元，位于所述导电层和所述导电结构之间并且位于所述导电层和所述第二介电层之间，并且所述可变电阻存储单元包括底部电极、顶部电极以及位于所述底部电极和所述顶部电极之间的磁性隧道结层。
根据本发明的又一些实施例，还提供了一种形成电阻式随机存取存储器(rram)器件的方法，包括：提供衬底，所述衬底具有形成在所述衬底上的导电结构和环绕所述导电结构形成的第一介电层；在所述第一介电层上方形成第二介电层；在所述第二介电层中形成开口，其中，所述开口暴露所述导电结构；在所述第二介电层上方形成底部电极，其中，所述底部电极填充在所述开口中；在所述底部电极上方形成磁性隧道结层，其中，所述磁性隧道结层填充在所述开口中；在所述磁性隧道结层上方形成顶部电极，其中，所述顶部电极填充在所述开口中；在所述顶部电极上方形成导电层，其中，所述导电层填充在所述开口中；以及执行平坦化步骤直至暴露所述第二介电层的表面。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件没有按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意增加或减少。
图1a至图1e是根据一些实施例的形成mram器件的方法的示意性截面图。
图2是根据一些实施例的形成mram器件的方法的流程图。
图3至图4是根据可选实施例的mram器件的示意性截面图。
图5a至图5e是根据又一些可选实施例的mram器件的示意性截面图。
图6是根据又一些可选实施例的形成mram器件的方法的流程图。
图7至图8是根据另一可选实施例的mram器件的示意性截面图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现主题提供的不同特征。下面描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可以在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“在...上方”、“在...上方覆盖”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括在使用或操作过程中器件的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
图1a至图1e是根据一些实施例的形成mram器件的方法的示意性截面图。图2是根据一些实施例的形成mram器件的方法的流程图。应该注意，可以在图2的步骤之前、期间和/或之后提供附加步骤。为了更好地理解本发明的发明构思，各种图形已经简化。
参考图1a和图2，在步骤200中，提供了一种衬底100，在衬底100上形成导电结构104，同时环绕导电结构104形成第一介电层102。
在一些实施例中，衬底100包括元素半导体和/或化合物半导体，元素半导体诸如硅或锗，化合物半导体诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓或磷化铟。在一些实施例中，衬底100是绝缘体上半导体(soi)衬底。在各个实施例中，衬底100可以采取平面衬底、具有多个鳍的衬底、纳米线的形式或本领域普通技术人员已知的其它形式。在一些实施例中，各种层和/或器件结构形成在衬底100上方或各种层和/或器件结构形成在衬底100中。这些层包括介电层、掺杂层、多晶硅层、金属层或它们的组合。这些器件结构包括晶体管、电阻器，和/或电容器，这些器件可以通过互连层互连至附加的集成电路。
在一些实施例中，导电结构104是嵌入在第一介电层102中的金属线。在可选的实施例中，导电结构104是形成为穿过第一介电层102的金属插塞(或称“金属通孔”)。在另一可选的实施例中，导电结构104是被第一介电层102环绕的金属栅极或多晶硅栅极。在另一可选的实施例中，导电结构104包括金属线、金属插塞、金属栅极、多晶硅栅极、硅化物层和掺杂层中的至少一个。
在一些实施例中，导电结构104包括al、cu、mo、ti、tin、ta、tan、w、wn、nisi、cosi或它们的组合。在一些实施例中，第一介电层102包括氧化硅、氟化石英玻璃(fsg)、碳掺杂的氧化硅、氮化硅、氮氧化硅、四乙基原硅酸(teos)氧化物、磷硅酸盐玻璃(psg)、硼磷硅玻璃(bpsg)、black
在一些实施例中，在形成第一介电层102之后形成导电结构104。在可选的实施例中，在形成第一介电层102之前形成导电结构104。形成导电结构104和第一介电层102的方法包括执行合适的工艺步骤，合适的工艺步骤包括沉积、光刻图案化、掺杂、离子注入，和/或蚀刻。
继续参考图1a和图2，在步骤202中，第二介电层112形成在第一介电层102上方。在一些实施例中，第二介电层112具有与第一介电层102的材料相同的材料。在可选实施例中，第二介电层112具有与第一介电层102的材料不同的材料。在一些实施例中，第二介电层112从底部至顶部包括任选的蚀刻停止层106、中间层108和任选的抛光停止层110。
蚀刻停止层106任选地形成在导电结构104和第一介电层102上方。在随后的限定开口的蚀刻步骤期间，蚀刻停止层106配置为保护相邻的元件(例如，导电结构104)免于受到损坏。在一些实施例中，蚀刻停止层106包括介电材料，介电材料诸如，sin、sic、sicn、sion、sicon或它们的组合，蚀刻停止层106的形成方法包括执行合适的沉积工艺，诸如化学汽相沉积(cvd)、原子层沉积(ald)、等离子增强cvd(pecvd)等。
中间层108形成在蚀刻停止层106上方。中间层108包括氧化硅、fsg、碳掺杂的氧化硅、氮化硅、氮氧化硅、teos氧化物、psg、bpsg、black
抛光停止层110任选地形成在中间层108上方。在随后的抛光步骤期间，抛光停止层110配置为保护相邻的元件(例如，中间层108)免于受到损坏。在一些实施例中，抛光停止层110包括介电材料，诸如，sin、sic、sicn、sion、sicon或它们的组合，并且抛光停止层110的形成方法包括执行合适的沉积工艺，诸如cvd、ald、pecvd等。
参考图1b和图2，在步骤204中，开口114形成在第二介电层112中。在一些实施例中，开口114穿透第二介电层112并且暴露至少部分的导电结构104。在开口114的形成阶段期间，蚀刻停止层106具有的蚀刻阻抗高于中间层108或抛光停止层110的蚀刻阻抗，所以蚀刻停止层116防止蚀刻工艺免于向下进入介电层102和导电结构104。在形成开口114的步骤中，部分的移除第二介电层112以形成第二介电层112a，第二介电层112a从底部至顶部包括任选的蚀刻停止层106a、中间层108a以及任选的抛光停止层110a。在一些实施例中，开口114的宽度小于导电结构104的宽度。在一些实施例中，开口114是接触件开口、通孔开口、导电线沟槽或镶嵌开口。在一些实施例中，通过诸如光刻蚀刻工艺的合适的工艺形成该开口114。
参考图1c和图2，在步骤206中，底部电极113形成在第二介电层112a上方并且填充到开口114中。在一些实施例中，底部电极113共形地形成在第二介电层112a的顶面上以及开口114的侧壁和底部上。在一些实施例中，底部电极与导电结构104物理接触。在可选实施例中，底部电极通过一个或多个导电元件电连接至导电结构104。在一些实施例中，底部电极113包括pt、al、cu、alcu、au、ti、tin、ta、tan、w、wn，或它们的组合，并且底部电极113通过诸如无电镀、溅射、电镀、pvd、cvd、ald等的合适的技术形成。在一些实施例中，当导电结构104和底部电极113通过不同的材料制成时，任选的阻挡层形成在导电结构104和底部电极113之间。阻挡层防止导电结构104和底部电极113之间的扩散和/或任何结尖峰。在一些实施例中，阻挡层包括ti、tin、ta、tan、w和wn中的至少一个，并且阻挡层通过合适的技术形成，合适的技术诸如无电镀、溅射、电镀、pvd、cvd、ald等。
继续参考图1c和图2，在步骤208中，磁性隧道结(mtj)层122形成在底部电极113上方并且磁性隧道结(mtj)层122填充到开口114中。在一些实施例中，mtj层122均匀的形成在开口114的外侧和内侧的顶部电极113的表面上。在一些实施例中，通过施加电压，mtj层122具有能够在高电阻状态和低电阻状态(或导体)之间切换的电阻。
在一些实施例中，mtj层122包括具有介电常数大于约8的高k介电材料、二元金属氧化物、过渡金属氧化物，或它们的组合。在一些实施例中，mtj层122包括固定层116、自由层120以及位于固定层116和自由层120之间的隧道层118。在一些实施例中，固定层116与底部电极113物理接触。
固定层116和自由层120形成两个铁磁板，每个铁磁板可以保持磁场，固定层116和自由层120通过隧道层118分隔开。固定层116具有固定的磁极性，并且自由层120具有可变化的磁极性以匹配外部场以存储数据。由于磁隧道效应，mtj层122的电阻基于在两个板(例如，固定层116和自由层120)中磁场的方向而改变。在一些实施例中，如果两个板具有相同的极性，则mtj层122具有较低的电阻，并且如果两个板具有相反的极性，则mtj层122具有较高的电阻。
在一些实施例中，固定层116包括合成反铁磁性(saf)结构。在一些实施例中，固定层116包括顶部固定层、底部固定层以及金属层，顶部固定层与隧道层118物理接触，金属层位于顶部固定层和底部固定层之间。例如，每个顶部固定层和底部固定层包括cofeb、nife、cofe、fe或合适的材料，并且金属层包括ru、cu、ta或合适的材料。在一些实施例中，隧道层118包括mgo、al2o3或合适的材料。在一些实施例中，自由层120包括诸如cofeb、nife、cofe、fe或合适的材料的磁性材料。在一些实施例中，mtj层122可以用合适的技术制造，合适的技术诸如磁控溅射沉积、分子束外延、脉冲激光沉积、电子束物理汽相沉积、cvd、ald或合适的方法。
继续参考图1c和图2，在步骤210中，顶部电极123形成在mtj层112上方并且填充到开口114中。在一些实施例中，顶部电极123共形的形成在开口114的外侧和内侧的mtj层122的表面上。在一些实施例中，顶部电极123的材料相同于底部电极113的材料。在可选的实施例中，顶部电极123的材料不同于底部电极113的材料。在一些实施例中，顶部电极123包括pt、al、cu、alcu、au、ti、tin、ta、tan、w、wn，或它们的组合，并且底部电极113通过合适的技术形成，合适的技术诸如无电镀、溅射、电镀、pvd、cvd、ald等。
继续参考图1c和图2，在步骤212中，导电层124形成在顶部电极123上方并且填充到开口114中。在一些实施例中，导电层124形成在顶部电极123的表面上，并且填充开口114。在一些实施例中，导电层124包括al、cu、mo、ti、tin、ta、tan、w、wn，或它们的组合，并且导电层124通过合适的技术形成，合适的技术诸如无电镀、溅射、电镀、pvd、cvd、ald等。在一些实施例中，导电层124具有的材料相同于导电结构104的材料。在可选的实施例中，导电层124具有的材料不同于导电结构104的材料。
在一些实施例中，当导电层124和顶部电极123通过不同的材料制成时，任选的阻挡层形成在导电层124和顶部电极123之间。阻挡层防止导电层124和顶部电极123之间的扩散和/或任何结尖峰。在一些实施例中，阻挡层包括tin、ti、ta、tan、w和wn中的至少一个，并且阻挡层通过合适的技术形成，合适的技术诸如无电镀、溅射、电镀、pvd、cvd、ald等。
参考图1d、图1e以及图2，在步骤214中，执行平坦化步骤直至暴露第二介电层112a/112b的表面。在一些实施例中，去除开口114外侧的导电层124、顶部栅极123、mtj层122、底部电极113。更具体地，部分的去除导电层124、顶部栅极123、mtj层122以及底部电极113以在开口114内侧形成导电层124a、顶部栅极123a、mtj层122a(包括固定层116a、自由层120a以及位于固定层116a和自由层120a之间的隧道层118a)以及底部栅极113a。在一些实施例中，平坦化步骤包括通过使用抛光停止层110a作为停止层执行化学机械抛光(cmp)工艺。在平坦化步骤期间，抛光停止层110a具有的抛光电阻高于导电层124、顶部电极123、mtj层122或底部电极113的抛光电阻。抛光停止层110a防止平坦化步骤免于向下进入开口114内侧的膜堆叠件。
在一些实施例中，如图1d中示出的，平坦化步骤停止在抛光停止层110a的表面上。从而完成本公开的mram器件10。在一些实施例中，mram器件10具有可变电阻存储单元105，可变电阻存储单元105由底部电极113a、mtj层122a以及顶部电极123a构成并且嵌入在第二介电层112a中。
在可选的实施例中，如图1e示出的，根据工艺需求，平坦化步骤去除抛光停止层110a并且停止在中间层108a的表面上。从而完成本公开的mram器件20。在一些实施例中，mram器件20具有可变电阻存储单元105，可变电阻存储单元105由底部电极113a、mtj层122a以及顶部电极123a构成并且嵌入在第二介电层112b中。
在上述实施例中，开口114的宽度小于导电结构104的宽度，但是本公开不限制于此。在可选的实施例中，如图3中示出的，开口114的宽度基本上等于导电结构104的宽度。从而完成本公开的mram器件30。在一些情况中，导电结构104的侧壁与开口114的侧壁对齐。
在另一可选的实施例中，开口114的宽度大于导电结构104的宽度。从而完成本公开的mram器件40。
本公开的各种mram器件提供为具有提升的性能。更具体地，在传统方法中，需要多个蚀刻步骤用于图案化底部电极、mtj层以及顶部电极，并且这些蚀刻步骤导致在等离子环境中长时间暴露，并且因此恶化了器件的性能。然而，通过多个填充步骤(例如，步骤206至步骤210)以及之后的单个平坦化步骤(例如，步骤214)形成的本公开的可变电阻存储单元，没有任何传统的蚀刻步骤。本公开消除了传统方法中的缺陷，诸如对mtj层的损坏蚀刻。在mtj层中没有蚀刻损坏，减少了在mram器件中可能的泄漏电流，并且因此提升了器件的性能。
下面参考图1d、图1e、图3和图4描述本公开的mram器件的结构。
在一些实施例中，本公开提供了一种mram器件10/20/30/40，mram器件10/20/30/40包括衬底100、第一介电层102、导电结构104、可变电阻存储单元105、第二介电层112a/112b以及导电层124a。导电结构104位于衬底100上方并且嵌入到第一介电层102中。在一些实施例中，导电结构104包括金属线、金属插塞、金属栅极、多晶硅栅极、硅化物层和掺杂层的至少一个。
第二介电层112a/112b位于衬底100上方并且具有开口114，开口114暴露导电结构104。在一些实施例中，如图1d和图1e示出的，开口114的宽度小于导电结构104的宽度。在可选的实施例中，如图3中示出的，开口114的宽度基本上等于导电结构104的宽度。在另一可选的实施例中，如图4示出的，开口114的宽度大于导电结构104的宽度。
在一些实施例中，如图1d示出的，第二介电层112a包括蚀刻停止层106a、位于蚀刻停止层106a上方的中间层108，以及位于中间层108上方的抛光停止层110。在可选的实施例中，如图1e、图3以及图4示出的，第二介电层112b包括蚀刻停止层106a，以及位于蚀刻停止层106a上方的中间层108a。
导电层124a在开口114中。在一些实施例中，导电层124a的顶面与第二介电层112a/112b的顶面基本共面。
可变电阻存储单元105位于导电层124a和导电结构104之间并且可变电阻存储单元105位于导电层124a和第二介电层112a/112b之间。在一些实施例中，可变电阻存储单元105与每个导电结构104和导电层124a物理接触。在一些实施例中，可变电阻存储单元105包括底部电极113a、顶部电极123a以及位于底部电极113a和顶部电极123a之间的mtj层122a。在一些实施例中，mtj层122a包括固定层116a、自由层120a、位于固定层116a和自由层120a之间的隧道层118a，固定层116a具有固定磁极，同时自由层120a具有可变磁极。
在一些实施例中，在可变电阻存储单元105中，底部电极113a在开口114的侧壁和底部上，顶部电极123a在开口114的相同的侧壁和底部上，同时mtj层122a位于底部电极113a和顶部电极123a之间。更具体地，每个底部电极113a、mtj层122a以及顶部电极123a形成为u-形状。
本公开进一步提供mram器件10/20/30/40，mram器件10/20/30/40包括衬底100、介电层(例如，第二介电层112a/112b)、可变电阻存储单元105以及导电层124a。介电层(例如，第二介电层112a/112b)位于衬底100上方并且在其中具有开口114。可变电阻存储单元105在开口114中并且包括第一电极(例如，底部电极113a)、第二电极(例如，顶部电极123a)以及位于第一电极和第二电极之间的mtj层122a。导电层124a填充开口114的剩余部分并且电连接至可变电阻存储单元105的第一电极(例如，底部电极113a)和第二电极(例如，顶部电极123a)的其中一个。此外，可变电阻存储单元105的第一电极(例如，底部电极113a)和第二电极(例如，顶部电极123a)的另一个电连接至位于介电层(例如，第二介电层112a/112b)下方的导电结构104。在一些实施例中，可变电阻存储单元105的第二电极(例如，顶部电极123a)电连接至位于开口114内的导电层124a，并且可变电阻存储单元105的第一电极(例如，底部电极113a)电连接至位于开口114下方的导电结构104。
上述实施例中，每个底部电极113a、mtj层122a以及顶部电极123a形成为u-形状，并且形成在相同开口114中，提供上述说明用于说明目的，并且不解释为限制本公开内容。即，每个底部电极、mtj层以及顶部电极不必须是u-形状，并且其形状可以根据所需进行调整。更具体地，根据工艺需求，每个底部电极、mtj层以及顶部电极可以形成为具有合适的形状，合适的形状诸如i-形状、l-形状、v-形状、阶梯形状等。例如，底部电极可以形成为水平的i-形状并且仅设置在开口的底部上，同时mtj层和顶部电极可以形成为u-形状并且设置在开口的侧壁和底部上。
本领域的普通技术人员的人应当认识到，只要可变电阻存储单元形成在开口内并且它的一个电极电连接至相同开口中的导电线或与相同开口中的导电线物理接触，可变电阻存储单元被认为落入本公开的精神和范围之内。在一些实施例中，这些可变电阻存储单元可以通过多个填充步骤以及之后的单个平坦化步骤随后的形成，没有任何传统的蚀刻步骤可以损坏该器件。因此，可以相应的提高mram器件的性能。
在上述实施例中，可变电阻存储单元的底部电极、mtj层以及顶部电极形成在相同的开口中，没有任何附加的图案化步骤，所以本公开的可变电阻存储单元被认为是自对准存储单元。因此工艺步骤被简化，并且因此节省了成本。
在一些实施例中，对于图1a至图1e的方法中形成底部电极和顶部电极的步骤可以省略。在这些情况中，导电结构104可以作为底部电极同时导电层124a可以作为顶部电极。图5a至图5e的方法相似于图1a至图1e的方法，这些差别将在下方详细说明并且这里不再重复。
图5a至图5e是根据可选实施例的mram器件的示意性截面图。图6是根据又一些可选实施例的形成mram器件的方法的流程图。图7至图8是根据另一可选实施例的mram器件的示意性截面图。应该注意，可以在图6的步骤之前、期间和/或之后提供附加步骤。为了更好地理解本发明的发明构思，各种图形已经简化。
参考图5a和图6，在步骤300中，提供了一种衬底100，在衬底100上形成底部电极(例如，导电结构104)并且环绕底部电极形成第一介电层102。
继续参考图5a和图6，在步骤302中，在第一介电层102上方形成第二介电层112。在一些实施例中，第二介电层112从底部至顶部包括任选的蚀刻停止层106、中间层108和任选的抛光停止层110。
参考图5b和图6，在步骤304中，开口114形成在第二介电层112中，并且因此暴露底部电极(例如，导电结构104)。在一些实施例中，开口114穿透第二介电层112并且暴露至少部分的底部电极(例如，导电结构104)。更具体地，部分的移除第二介电层112以形成第二介电层112a，第二介电层112a从底部至顶部包括任选的蚀刻停止层106a、中间层108a以及任选的抛光停止层110a。
参考图5c和图6，在步骤306中，mtj层122形成在第二介电层112a上方并且填充到开口114中。在一些实施例中，mtj层122共形的形成在第二介电层112a的顶面上以及开口114的侧壁和底部上。在一些实施例中，mtj层122与底部电极(例如，导电结构104)物理接触。在一些实施例中，mtj层122包括固定层116、自由层120以及位于固定层116和自由层120之间的隧道层118。
继续参考图5c和图6，在步骤308中，顶部电极(例如，导电层124)形成在mtj层112上方并且填充到开口114中。在一些实施例中，顶部电极(例如，导电层124)填充开口114。
参考图5d、图5e以及图6，在步骤310中，执行平坦化步骤，直至暴露第二介电层112a/112b的表面。在一些实施例中，去除开口114外侧的顶部电极(例如，导电层124)和mtj层122。更具体地，部分的去除顶部电极(例如，导电层124)和mtj层122以在开口114内侧形成顶部电极(例如，导电层124a)和mtj层122a(包括固定层116a、自由层120a以及位于固定层116a和自由层120a之间的隧道层118a)。在一些实施例中，平坦化步骤包括通过使用抛光停止层110a作为停止层执行cmp工艺。
在一些实施例中，如图5d中示出的，平坦化步骤停止在抛光停止层110a的表面上。从而完成本公开的mram器件50。在一些实施例中，mram器件50具有可变电阻存储单元107，可变电阻存储单元107通过底部电极(例如，导电结构104)、mtj层122a以及顶部电极(例如，导电层124a)构成并且嵌入到第二介电层112a中。
在可选的实施例中，如图5e示出的，根据工艺需求，平坦化步骤去除抛光停止层110a并且停止在中间层108a的表面上。从而完成本公开的mram器件60。在一些实施例中，mram器件60具有可变电阻存储单元107，可变电阻存储单元107通过底部电极(例如，导电结构104)、mtj层122a以及顶部电极(例如，导电层124a)构成并且嵌入到第二介电层112b中。
在上述实施例中，开口114的宽度小于底部电极(例如，导电结构104)的宽度，但是本公开不限制于此。在可选的实施例中，如图7中示出的，开口114的宽度基本上等于底部电极(例如，导电结构104)的宽度。从而完成本公开的mram器件70。在一些情况中，底部电极(例如，导电结构104)的侧壁与开口114的侧壁对齐。
在另一可选的实施例中，如图8示出的，开口114的宽度大于底部电极(例如，导电结构104)的宽度。从而完成本公开的mram器件80。
在形成可变电阻存储单元107工艺中，可以利用形成金属线、金属插塞、金属栅极、多晶硅栅极、硅化物层和/或掺杂层的步骤制造底部电极(例如，导电结构104)，同时可以利用形成金属线或金属插塞的步骤制造顶部电极(例如，导电层124a)。即，形成可变电阻存储单元107的工艺可以与现有的逻辑或cmos工艺容易地集成，所以工艺步骤可以简化并且从而节省了工艺成本。
根据本发明的一些实施例，一种mram器件，包括介电层、可变电阻存储单元以及导电层。介电层位于衬底上方并且具有开口。可变电阻存储单元在开口中并且包括第一电极、第二电极，以及位于第一电极和第二电极之间的mtj层。导电层填充开口的保留部分并且电连接至可变电阻存储单元的第一电极和第二电极的其中一个。
根据本发明的可选实施例，一种mram器件，包括导电结构、第一介电层、第二介电层、导电层以及可变电阻存储单元。导电结构位于衬底上方并且嵌入到第一介电层中。第二介电层位于衬底上方并且具有开口，开口暴露导电结构。导电层在开口114中。可变电阻存储单元位于导电层和导电结构之间并且可变电阻存储单元位于导电层和第二介电层之间，同时可变电阻存储单元包括底部电极、顶部电极以及位于底部电极和顶部电极之间的磁性隧道结层。
根据本发明的另一可选实施例，一种形成mram器件的方法，包括以下步骤。提供了一种衬底，在衬底上形成有导电结构并且环绕导电结构形成第一介电层。在第一介电层上方形成第二介电层。在第二介电层中形成开口，其中，开口暴露导电结构。在第二电极层上方形成底部电极并且底部电极填充在开口中。磁性隧道结层形成在底部电极上方并且填充在开口中。顶部电极形成在磁性隧道结层上方并且填充在开口中。导电层形成在顶部电极上方并且填充在开口中。执行平坦化步骤直至暴露第二介电层的表面。
根据本发明的一些实施例，提供了一种磁阻式随机存取存储器(mram)器件，包括：介电层，位于衬底上方并且具有开口；可变电阻存储单元，位于所述开口中并且包括第一电极、第二电极，以及位于所述第一电极和所述第二电极之间的磁性隧道结层；以及导电层，填充所述开口的剩余部分并且电连接至所述可变电阻存储单元的所述第一电极和所述第二电极中的一个。
在上述磁阻式随机存取存储器器件中，所述导电层的顶面与所述介电层的顶面共面。
在上述磁阻式随机存取存储器器件中，所述可变电阻存储单元包括：所述第一电极，位于所述开口的侧壁和底部上；所述第二电极，位于所述开口的所述侧壁和所述底部上；以及所述磁性隧道结层，位于所述第一电极和所述第二电极之间。
在上述磁阻式随机存取存储器器件中，每个所述第一电极和所述第二电极包括pt、al、cu、alcu、au、ti、tin、ta、tan、w、wn或它们的组合。
在上述磁阻式随机存取存储器器件中，所述磁性隧道结层包括固定层、自由层以及位于所述固定层和所述自由层之间的隧道层，所述固定层具有固定磁极，并且所述自由层具有可变磁极。
在上述磁阻式随机存取存储器器件中，所述可变电阻存储单元的所述第一电极和所述第二电极的另一个电连接至位于所述介电层下方的导电结构。
在上述磁阻式随机存取存储器器件中，所述开口的宽度小于所述导电结构的宽度。
在上述磁阻式随机存取存储器器件中，所述开口的宽度等于所述导电结构的宽度。
在上述磁阻式随机存取存储器器件中，所述开口的宽度大于所述导电结构的宽度。
在上述磁阻式随机存取存储器器件中，所述介电层包括蚀刻停止层和位于所述蚀刻停止层上方的中间层。
在上述磁阻式随机存取存储器器件中，所述介电层包括蚀刻停止层和位于所述蚀刻停止层上方的中间层，以及位于所述中间层上方的抛光停止层。
根据本发明的另一些实施例，还提供了一种磁阻式随机存取存储器(mram)器件，包括：导电结构，位于衬底上方并且嵌入在第一介电层中；第二介电层，位于所述衬底上方并且具有暴露所述导电结构的开口；导电层，位于所述开口中；以及可变电阻存储单元，位于所述导电层和所述导电结构之间并且位于所述导电层和所述第二介电层之间，并且所述可变电阻存储单元包括底部电极、顶部电极以及位于所述底部电极和所述顶部电极之间的磁性隧道结层。
在上述磁阻式随机存取存储器器件中，每个所述底部电极和所述顶部电极包括pt、al、cu、alcu、au、ti、tin、ta、tan、w、wn或它们的组合。
在上述磁阻式随机存取存储器器件中，所述磁性隧道结层包括固定层、自由层以及位于所述固定层和所述自由层之间的隧道层，所述固定层具有固定磁极，并且所述自由层具有可变磁极。
在上述磁阻式随机存取存储器器件中，所述第二介电层包括蚀刻停止层和位于所述蚀刻停止层上方的中间层。
在上述磁阻式随机存取存储器器件中，所述第二介电层包括蚀刻停止层和位于所述蚀刻停止层上方的中间层，以及位于所述中间层上方的抛光停止层。
在上述磁阻式随机存取存储器器件中，所述导电结构包括金属线、金属插塞、金属栅极、多晶硅栅极、硅化物层和掺杂层的至少一个。
根据本发明的又一些实施例，还提供了一种形成电阻式随机存取存储器(rram)器件的方法，包括：提供衬底，所述衬底具有形成在所述衬底上的导电结构和环绕所述导电结构形成的第一介电层；在所述第一介电层上方形成第二介电层；在所述第二介电层中形成开口，其中，所述开口暴露所述导电结构；在所述第二介电层上方形成底部电极，其中，所述底部电极填充在所述开口中；在所述底部电极上方形成磁性隧道结层，其中，所述磁性隧道结层填充在所述开口中；在所述磁性隧道结层上方形成顶部电极，其中，所述顶部电极填充在所述开口中；在所述顶部电极上方形成导电层，其中，所述导电层填充在所述开口中；以及执行平坦化步骤直至暴露所述第二介电层的表面。
在上述方法中，所述第二介电层包括蚀刻停止层和位于所述蚀刻停止层上方的中间层，以及位于所述中间层上方的抛光停止层。
在上述方法中，所述平坦化步骤包括执行化学机械抛光工艺。
上述内容概括了几个实施例的特征使得本领域技术人员可更好地理解本发明的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
- 还没有人留言评论。精彩留言会获得点赞！