相关申请的交叉参考
本申请主张2016年8月11日在韩国知识产权局递交的第10-2016-0102474号韩国专利申请的优先权，所述申请的揭示内容以全文引用的方式并入本文中。
本发明涉及一种包含接触结构的半导体装置以及形成所述半导体装置的方法。
背景技术：
近年来，为了实现半导体装置中的高度集成，栅极的线宽以及栅极之间的距离已经极大地缩减。随着缩减的尺寸，接触结构形成于栅极之间，可能出现各种问题，例如光刻工艺的小工艺窗口、于邻近彼此安置的导电图案中产生的电短路等等。
技术实现要素：
本发明可提供包含接触结构的半导体装置以及形成所述半导体装置的方法，所述接触结构具有增强的可靠性。
根据本发明的一方面，可以提供一种半导体装置。半导体装置包含限定下部有源区的第一隔离区。第一鳍片有源区和第二鳍片有源区安置于下部有源区上。可以安置与第一鳍片有源区重叠的第一栅极结构以及与第二鳍片有源区重叠的第二栅极结构。第一栅极结构和第二栅极结构中的每一个包含栅极间隔物以及安置在栅极间隔物之间且按顺序堆叠的栅极电极和栅极遮盖图案。第一源极/漏极区安置在第一鳍片有源区的第一凹部中。第二源极/漏极区安置在第二鳍片有源区的第二凹部中。第一接触结构安置于第一源极/漏极区上。第二接触结构安置于第二源极/漏极区上。层间绝缘图案安置于第一隔离区上。下部绝缘图案安置在第一鳍片有源区与第二鳍片有源区之间。可以安置与下部绝缘图案重叠的第一上部绝缘图案。第一上部绝缘图案安置在第一接触结构与第二接触结构之间。第二上部绝缘图案安置于层间绝缘图案上。层间绝缘图案可具有相对于第一上部绝缘图案、第二上部绝缘图案和栅极遮盖图案的刻蚀选择性。
根据本发明的一方面，可以提供一种半导体装置。半导体装置包含安置于半导体衬底的第一装置区上且彼此相对的第一鳍片有源区和第二鳍片有源区。凹槽部分安置在第一鳍片有源区与第二鳍片有源区之间。第一栅极结构安置于第一鳍片有源区上，而第二栅极结构可以安置于第二鳍片有源区上。第一栅极结构和第二栅极结构中的每一个包含栅极间隔物以及安置在栅极间隔物之间且按顺序堆叠的栅极电极和栅极遮盖图案。绝缘结构安置在第一栅极结构与第二栅极结构之间。绝缘结构延伸到凹槽部分中。绝缘结构包含在凹槽部分中的下部绝缘图案以及在下部绝缘图案上的上部绝缘图案。第一接触结构安置在绝缘结构与第一栅极结构之间，而第二接触结构安置在绝缘结构与第二栅极结构之间。第一接触结构、第二接触结构、上部绝缘图案和栅极遮盖图案的上部表面是彼此共平面的。
本发明的方面可以提供一种半导体装置。半导体装置包含限定下部有源区的隔离区。第一鳍型场效晶体管(finfet)和第二finfet安置于下部有源区上。第一finfet包含第一源极/漏极区和第一栅极电极。第二finfet包含第二源极/漏极区和第二栅极电极。第一源极/漏极区和第二源极/漏极区邻近彼此安置。第一栅极遮盖图案和第二栅极遮盖图案分别安置于第一栅极电极和第二栅极电极上。第一接触结构和第二接触结构分别安置于第一源极/漏极区和第二源极/漏极区上。下部绝缘图案安置于下部有源区上。下部绝缘图案安置在第一源极/漏极区与第二源极/漏极区之间。上部绝缘图案安置于下部绝缘图案上。上部绝缘图案安置在第一接触结构与第二接触结构之间。氧化硅可具有相对于形成上部绝缘图案、第一栅极遮盖图案和第二栅极遮盖图案的绝缘材料的刻蚀选择性。
本发明的方面可以提供一种半导体装置。所述半导体装置可以包含由隔离区限定的下部有源区。具有相对端的第一鳍片有源区和第二鳍片有源区安置于下部有源区上。第一栅极结构安置于第一鳍片有源区上。第二栅极结构安置于第二鳍片有源区上。第一栅极结构和第二栅极结构中的每一个包含栅极间隔物以及安置在栅极间隔物之间且按顺序堆叠的栅极电极和栅极遮盖图案。层间绝缘图案安置于隔离区上。绝缘结构安置在第一鳍片有源区与第二鳍片有源区之间。绝缘结构安置在第一栅极结构与第二栅极结构之间。第一接触结构安置在绝缘结构与第一栅极结构之间。第二接触结构安置在绝缘结构与第二栅极结构之间。绝缘结构包含安置在第一鳍片有源区与第二鳍片有源区之间的下部绝缘图案，并且包含上部绝缘图案，所述上部绝缘图案安置于下部绝缘图案上并且具有不同于下部绝缘图案的宽度的宽度。层间绝缘图案具有相对于可以形成栅极遮盖图案和上部绝缘图案的绝缘材料的刻蚀选择性。
根据本发明的一方面，可以提供一种形成半导体装置的方法。提供一种半导体衬底。限定下部有源区的隔离区可以形成于半导体衬底上。第一鳍片有源区和第二鳍片有源区可以形成于下部有源区上。牺牲栅极结构可以形成于第一鳍片有源区和第二鳍片有源区上。层间绝缘图案可以形成于隔离区上并且在牺牲栅极结构之间。凹槽部分可以形成于第一鳍片有源区与第二鳍片有源区之间。通过替换牺牲栅极结构，第一栅极结构可以形成于第一鳍片有源区上，并且第二栅极结构可以形成于第二鳍片有源区上。第一栅极结构和第二栅极结构中的每一个可以包含栅极间隔物以及安置在栅极间隔物之间并且按顺序堆叠的栅极电极和栅极遮盖图案。绝缘结构可以形成于在第一栅极结构与第二栅极结构之间凹槽部分上并且延伸到凹槽部分中。绝缘结构可以包含在凹槽部分中的下部绝缘图案以及在下部绝缘图案上的上部绝缘图案。第一接触结构和第二接触结构可以如下形成：使用上部绝缘图案和栅极遮盖图案作为刻蚀掩模来刻蚀层间绝缘图案以形成接触开口，随后填充接触开口以形成在绝缘结构与第一栅极结构之间的第一接触结构，以及在绝缘结构与第二栅极结构之间的第二接触结构。
附图说明
通过以下结合附图进行的详细描述可以更加清楚地理解本发明的上述和其它方面以及特征，在附图中：
图1到图4是根据本发明的实例实施例的半导体装置的实例的视图。
图5a到图5c是根据本发明的实例实施例的半导体装置的经修改实例的横截面图。
图6a到图6c是根据本发明的实例实施例的半导体装置的不同的经修改实例的相应的横截面图。
图7a、图7b和图8是根据本发明的实例实施例的半导体装置的不同的经修改实例的相应的视图。
图9是根据本发明的实例实施例的半导体装置的不同的经修改实例的概念图。
图10到图26b是说明根据本发明的实例实施例的形成半导体装置的方法的视图。
图27到图29是说明根据本发明的实例实施例的形成半导体装置的经修改实例的方法的视图。
由于图1到图29中的图式意图用于说明性目的，所以图式中的元件未必按比例绘制。举例来说，为了清晰起见的目的，元件中的一些可以是放大或扩大的。
具体实施方式
图1到图4是根据本发明的实例实施例的半导体装置的实例的视图。在图1到图4中，图1是根据本发明的实例实施例的半导体装置的实例的俯视图；图2a和图2b是图1的组件的俯视图；并且图2c是图1的组件的部分放大的俯视图。图3a是沿着图1、图2a和图2b的线i-i'截取的横截面图；图3b是沿着图1、图2a和图2b的线ii-ii'截取的横截面图；图3c是沿着图1、图2a和图2b的线iii-iii'截取的横截面图；并且图3d是沿着图1、图2a和图2b的线iv-iv'截取的横截面图。图4是在图3a中标记为“a”的区的放大视图。
将参考图1到图4描述根据本发明的实例实施例的半导体装置的实例。
参考图1到图4，根据本发明的实例实施例的半导体装置1可以包含安置于半导体衬底3上的有源区和隔离区6。隔离区6可限定有源区并且可以划分鳍片有源区或鳍片有源线路，所述鳍片有源线路在每个有源区中穿透隔离区6并且突出到隔离区6上方。隔离区6可以包含氧化硅或基于氧化硅的绝缘材料。
有源区可以包含第一下部有源区12、第二下部有源区13、第三下部有源区14和第四下部有源区15。有源区可以包含安置于第一下部有源区12上的第一鳍片有源区18a和第二鳍片有源区18b。第一鳍片有源区18a和第二鳍片有源区18b中的每一个可以是与其邻近的一个或多个间隔开且平行于其邻近的一个或多个的。第一鳍片有源区18a和第二鳍片有源区18b可具有相对端。有源区可以包含安置于第二下部有源区13上的第三鳍片有源区21a和第四鳍片有源区21b。有源区可以包含分别形成于第三下部有源区14和第四下部有源区15上的鳍片有源线路24和鳍片有源线路27。
隔离区6可以包含浅隔离区8和深隔离区10，所述深隔离区具有与所述浅隔离区8相比更深的底部表面。在本发明的实例实施例中，深隔离区10可被称为第一隔离区，而浅隔离区8可被称为第二隔离区。第一隔离区可以限定第一下部有源区12、第二下部有源区13、第三下部有源区14和第四下部有源区15。第二隔离区可以安置于第一下部有源区12、第二下部有源区13、第三下部有源区14和第四下部有源区15上。第一鳍片有源区18a、第二鳍片有源区18b、第三鳍片有源区21a、第四鳍片有源区21b以及鳍片有源线路24和鳍片有源线路27可以穿透第二隔离区并且突出到第二隔离区的上部部分上方。
在第一鳍片有源区18a、第二鳍片有源区18b、第三鳍片有源区21a、第四鳍片有源区21b以及鳍片有源线路24和鳍片有源线路27之中，一部分可以安置于半导体衬底3的第一阱区w1上，并且一部分可以安置于半导体衬底3的第二阱区w2上。详细地说，在第一下部有源区12上的第一鳍片有源区18a和第二鳍片有源区18b以及在第三下部有源区14上的鳍片有源线路24可以安置于第一阱区w1上，并且可具有与第一阱区w1的导电类型相同的导电类型，例如n型导电性。在第二下部有源区13上的第三鳍片有源区21a和第四鳍片有源区21b以及在第四下部有源区15上的鳍片有源线路27可以安置于第二阱区w2上，并且可具有与第二阱区w2的导电类型相同的导电类型，例如p型导电性。
根据本发明的实例实施例的半导体装置1可以包含栅极结构gs。
第一鳍片有源区18a、第二鳍片有源区18b、第三鳍片有源区21a、第四鳍片有源区21b以及鳍片有源线路24和鳍片有源线路27可以在第一方向x上伸长或可以线性地延伸。此外，栅极结构gs可以在垂直于第一方向x的第二方向y上伸长或可以线性地延伸，并且可以越过上述鳍片有源区和鳍片有源线路。栅极结构gs可以包含第一栅极结构gs1、第二栅极结构gs2、第三栅极结构gs3、第四栅极结构gs4、第五栅极结构gs5以及第六栅极结构gs6。第一栅极结构gs1可以与第一鳍片有源区18a重叠。第二栅极结构gs2可以与第二鳍片有源区18b重叠。第三栅极结构gs3可以与第三鳍片有源区21a重叠。第四栅极结构gs4可以与第四鳍片有源区21b重叠。第五栅极结构gs5可以与在第三下部有源区14上的鳍片有源线路24重叠，而第六栅极结构gs6可以与在第四下部有源区15上的鳍片有源线路27重叠。
栅极结构gs中的每一个可以包含栅极间隔物38、安置在栅极间隔物38之间且按顺序堆叠的栅极电极76和栅极遮盖图案78，以及栅极介电材料74，所述栅极介电材料覆盖栅极电极76的底部表面并且在栅极电极76与栅极间隔物38之间延伸。栅极间隔物38可以由绝缘材料形成，例如碳氮氧化硅(siocn)、氮氧化硅(sion)、碳氮化硅(sicn)、氮化硅(sin)或类似物。栅极遮盖图案78可以由绝缘材料形成，例如氮化硅或类似物。
根据本发明的实例实施例的半导体装置1可以包含源极/漏极区和在源极/漏极区上的接触结构cs。
源极/漏极区可以包含形成于第一鳍片有源区18a、第二鳍片有源区18b、第三鳍片有源区21a、第四鳍片有源区21b以及鳍片有源线路24和鳍片有源线路27的凹陷中的选择性外延生长(selectiveepitaxialgrowth，seg)图案。详细地说，源极/漏极区可以形成为包含硅seg图案、硅锗seg图案以及锗seg图案中的至少一个seg图案。源极/漏极区可具有n型导电性和p型导电性中的一者。
源极/漏极区可以包含形成于第一鳍片有源区18a的凹陷40中的第一源极/漏极区sd1以及形成于第二鳍片有源区18b的凹陷40中的第二源极/漏极区sd2。
源极/漏极区可以包含形成于在第三下部有源区14上的鳍片有源线路24的凹陷中的p型源极/漏极区psd，以及形成于在第二下部有源区13上的第三鳍片有源区21a和第四鳍片有源区21b以及在第四下部有源区15上的鳍片有源线路27的凹陷中的n型源极/漏极区nsd。
第一下部有源区12可以包含安置于其上的第一鳍片场效应晶体管(finfieldeffecttransistor，finfet)tr1和第二finfettr2。第一finfettr1可以包含第一源极/漏极区sd1以及第一栅极结构gs1的栅极介电材料74和栅极电极76。第二finfettr2可以包含第二源极/漏极区sd2以及第二栅极结构gs2的栅极介电材料74和栅极电极76。
接触结构cs中的每一个可以包含金属硅化物层95、阻挡层96和接触插塞97。阻挡层96可以覆盖接触插塞97的侧面表面和底部表面。金属硅化物层95可以安置在阻挡层96与源极/漏极区nsd和psd之间。金属硅化物层95可以由例如硅化钴(cosi)、硅化镍(nisi)、硅化钛(tisi)或类似物的材料形成。阻挡层96可以包含例如氮化钛(tin)、氮化钽(tan)、氮化钨(wn)或类似物的金属氮化物。接触插塞97可以由例如钨(w)、钴(co)、钛(ti)或类似物的金属形成。在接触结构cs之中，安置于第一源极/漏极区sd1上的接触结构可被称为第一接触结构cs1，而安置于第二源极/漏极区sd2上的接触结构可被称为第二接触结构cs2。
根据本发明的实例实施例的半导体装置1可以包含绝缘结构ins。
绝缘结构ins可以包含安置在第一鳍片有源区有源18a与第二鳍片有源区18b之间的下部绝缘图案55，并且可以包含在下部绝缘图案55上的第一上部绝缘图案88。
下部绝缘图案55可以填充安置在第一鳍片有源区18a与第二鳍片有源区18b之间的凹槽部分50，并且可以安置在第一finfettr1与第二finfettr2之间。下部绝缘图案55可以安置在第一源极/漏极区sd1与第二源极/漏极区sd2之间，所述第一源极/漏极区sd1和第二源极/漏极区sd2安置为邻近于彼此并且可具有低于凹陷40的底部表面的底部表面。也就是说，下部绝缘图案55的底部表面低于第一源极/漏极区sd1和第二源极/漏极区sd2的底部表面。下部绝缘图案55可具有倾斜的侧面表面，使得它的宽度在从上部部分到下部部分的方向上逐渐减小。
在本发明的实例实施例中，下部绝缘图案55可以填充凹槽部分50，并且可以包含突出到凹槽部分50的上部部分上方的部分。
在本发明的实例实施例中，下部绝缘图案55可以包含第一下部绝缘层53和第二下部绝缘层54。第一下部绝缘层53可以提供为沿着凹槽部分50的内壁形成的绝缘衬垫，而第二下部绝缘层54可以安置于第一下部绝缘层53上，并且可以填充凹槽部分50。在本发明的实例实施例中，第一下部绝缘层53可以由氧化硅形成，而第二下部绝缘层54可以由氮化硅形成。第一上部绝缘图案88可以比下部绝缘图案55更宽。第一上部绝缘图案88可以包含与第一下部有源区12重叠的第一部分以及与第一隔离区10重叠的第二部分。在第一上部绝缘图案88中，与第一隔离区10重叠的第二部分可以比与下部有源区12重叠的第一部分更宽。此外，第一上部绝缘图案88的第一部分可以与第一接触结构cs1和第二接触结构cs2接触，并且第一上部绝缘图案88的第二部分可以与第一栅极结构gs1和第二栅极结构gs2接触。在第一上部绝缘图案88中，与第一栅极结构gs1和第二栅极结构gs2接触的第二部分可以比与第一接触结构cs1和第二接触结构cs2接触的第一部分更宽。
绝缘结构ins可以进一步包含安置在第一上部绝缘图案88与下部绝缘图案55之间的中间绝缘图案58，并且可以包含安置在中间绝缘图案58之下以及第一源极/漏极区sd1和第二源极/漏极区sd2之上的间隔物图案52。因此，间隔物图案52也可以在上部绝缘图案88与第一源极/漏极区sd1和第二源极/漏极区sd2这两者之间，和/或在下部绝缘图案55与第一接触结构cs1和第二接触结构cs2这两者之间。第一上部绝缘图案88可具有相对于中间绝缘图案58的刻蚀选择性。详细地说，第一上部绝缘图案88可以由氮化硅形成，而中间绝缘图案58可以由氧化硅形成。间隔物图案52可以由与栅极间隔物38的材料相同的材料形成。间隔物图案52可以由与中间绝缘图案58的绝缘材料不同的绝缘材料形成。间隔物图案52可具有相对于中间绝缘图案58的刻蚀选择性。取决于用于刻蚀过程的刻蚀剂的选择，刻蚀过程可以是或者用于相对于氧化硅的氮化硅的刻蚀选择性或者用于相对于氮化硅的氧化硅的刻蚀选择性。举例来说，使用例如包含o2与一氟甲烷(ch3f)、四氟甲烷(cf4)、二氟甲烷(ch2f2)和三氟甲烷(chf3)中的一种或多种气体的混合物，可以相对于氧化硅选择性地刻蚀氮化硅。举例来说，使用包含o2、ar与七氟环戊烯(heptafluorocyclopentene,c5hf7)、六氟丁二烯(hexafluorobutadiene,c4f6)、八氟环丁烷(octafluorocyclobutane,c4f8)和八氟环戊烯(octafluorocyclopentene,c5f8)中的一种或多种气体的混合物，可以相对于氮化硅选择性地刻蚀氧化硅。换句话说，在通过刻蚀剂选择性地刻蚀氮化硅的一个刻蚀条件中，第一上部绝缘图案88可具有相对于中间绝缘图案58的刻蚀选择性，并且在通过刻蚀剂选择性地刻蚀氧化硅的一个其它刻蚀条件中，中间绝缘图案58可具有相对于第一上部绝缘图案88的刻蚀选择性。类似地，在一个刻蚀条件中，间隔物图案52可具有相对于中间绝缘图案58的刻蚀选择性，且在一个其它刻蚀条件中，中间绝缘图案58可具有相对于间隔物图案52的刻蚀选择性。
根据本发明的实例实施例的半导体装置1可以包含安置于隔离区6的第一隔离区10上的层间绝缘图案44，并且可以包含安置于层间绝缘图案44上的第二上部绝缘图案89。第二上部绝缘图案89可以由与第一上部绝缘图案88的材料相同的材料形成。层间绝缘图案44可以由具有相对于第一上部绝缘图案88、第二上部绝缘图案89、栅极遮盖图案78以及栅极间隔物38的刻蚀选择性的材料形成。详细地说，层间绝缘图案44可以由氧化硅或基于氧化硅的材料形成，而第一上部绝缘图案88、第二上部绝缘图案89和栅极遮盖图案78可以由例如氮化硅或类似物的绝缘材料形成，并且栅极间隔物38可以由例如siocn、sion、sicn、sin或类似物的绝缘材料形成。
在本发明的实例实施例中，接触结构中的每一个(参见在图1和图2c中的cs)可以形成为具有条杆形状(barshape)，其中它的长度d2大于它的宽度d1。
在本发明的实例实施例中，第一接触结构(参见在图1和图2c中的cs1)可具有彼此相对的第一侧面表面s1和第二侧面表面s2，以及可具有彼此相对的第三侧面表面s3和第四侧面表面s4。在第一接触结构cs1的侧面表面s1、s2、s3和s4之中，单个侧面表面(s2)可以与第一栅极结构gs1接触，而其余三个侧面表面s1、s3和s4可以与第一上部绝缘图案88接触。第一接触结构cs1的上部区可以被第一上部绝缘图案88和第一栅极结构gs1围绕。
在本发明的实例实施例中，接触结构cs中的每一个可以被上部绝缘图案88和上部绝缘图案89以及栅极结构gs围绕。接触结构cs的上部表面、上部绝缘图案88和上部绝缘图案89以及栅极结构gs可以彼此共平面。接触结构cs的上部部分可以被上部绝缘图案88和上部绝缘图案89以及栅极结构gs围绕。为了形成接触结构cs，上部绝缘图案88和上部绝缘图案89以及栅极结构gs可以在形成接触开口的刻蚀过程中充当刻蚀掩模。此外，上部绝缘图案88和上部绝缘图案89以及栅极结构gs可以在防止在接触结构cs与邻近于其安置的导电图案之间发生电短路中起作用。
在本发明的实例实施例中，形成于第一下部有源区12上的绝缘结构ins的第一上部绝缘图案88可以在形成接触的过程中充当刻蚀掩模，并且可以在防止在邻近彼此形成的第一接触结构cs1与第二接触结构cs2之间发生电短路中起作用。因此，包含第一上部绝缘图案88的绝缘结构ins可以在形成具有相对较小尺寸的接触结构cs中起作用。因此，可以获得半导体装置中较高程度的集成，并且可以增强可靠性。
根据本发明的实例实施例，第一上部绝缘图案88可具有低于栅极电极76的上部表面的下部表面，但是本发明不限于此。举例来说，如图5a中所说明，第一上部绝缘图案88可以修改为具有与栅极电极76的上部表面共平面的下部表面的第一上部绝缘图案88a。替代地，如图5b中所说明，第一上部绝缘图案88可以修改为具有高于栅极电极76的上部表面的下部表面的第一上部绝缘图案88b。替代地，如图5c中所说明，第一上部绝缘图案88可以修改为具有低于栅极电极76的上部表面的下部表面并且与下部绝缘图案55的上部表面接触的第一上部绝缘图案88c。第一上部绝缘图案88c和下部绝缘图案55可以通过其中的缝隙划分。下部绝缘图案55中的缝隙54s可以安置为与第一上部绝缘图案88c中的缝隙88s间隔开，并且可以不延伸到第一上部绝缘图案88c中。
根据本发明的实例实施例，下部绝缘图案55的上部表面可具有向下的凹形形状。下部绝缘图案55的上部表面中的凹形部分的底部表面可以安置于与第一源极/漏极区sd1和第二源极/漏极区sd2的上部表面的层级大体上相同的层级上，但是本发明不限于此。举例来说，下部绝缘图案55可以修改为具有高于第一源极/漏极区sd1和第二源极/漏极区sd2的上部表面的上部表面us1的下部绝缘图案55a，如图6a中所说明。替代地，下部绝缘图案55可以修改为具有低于第一源极/漏极区sd1和第二源极/漏极区sd2的上部表面的上部表面us2的下部绝缘图案55b，如图6b中所说明。
根据本发明的实例实施例，中间绝缘图案58可以安置为与第一源极/漏极区sd1和第二源极/漏极区sd2间隔开，但是本发明不限于此。举例来说，中间绝缘图案58可以修改为与第一源极/漏极区sd1和第二源极/漏极区sd2接触的中间绝缘图案58a，而下部绝缘图案55可以修改为具有低于第一源极/漏极区sd1和第二源极/漏极区sd2的上部表面的上部表面us2的下部绝缘图案55c，如图6c中所说明。
图7a和图7b是半导体装置100的俯视图，所述半导体装置是根据本发明的实例实施例的半导体装置的经修改实例，而图8是沿着图7a和图7b的线vi-vi'截取的横截面图。
参考图7a、图7b和图8，根据本发明的实例实施例的半导体装置100可以包含隔离区106，所述隔离区安置于半导体衬底3上并且限定有源区。
有源区可以包含对应于分别在图1到图4中描述的第三下部有源区14和鳍片有源线路24的不同的有源区112和其它鳍片有源线路118。隔离区106可以对应于在图1到图4中描述的隔离区6。可以安置在垂直于其它鳍片有源线路118的方向的方向上延伸的其它栅极结构172。
其它栅极结构172中的每一个可以包含栅极间隔物138、安置在栅极间隔物138之间并且按顺序堆叠的栅极电极176和栅极遮盖图案178，以及安置在栅极电极176与其它鳍片有源线路118之间并且在栅极电极176与栅极间隔物138之间延伸的栅极介电材料174。其它栅极结构172之间的间隔或距离可以大于在图1到图4中描述的栅极结构gs之间的间隔或距离。
其它鳍片有源线路118的凹陷140可以包含安置在其中的其它源极/漏极区142。其它源极/漏极区142与在图1到图4中描述的源极/漏极区nsd和psd相比可以是更宽的。
其它接触结构194可以安置于其它源极/漏极区142上，并且可以安置在其它栅极结构172之间。其它接触结构194中的每一个可以包含接触插塞197、覆盖接触插塞197的底部表面和侧面表面的阻挡层196，以及安置在阻挡层196之下并且与其它源极/漏极区142接触的金属硅化物层195。
层间绝缘图案144和上部遮盖图案190可以安置在其它接触结构194和其它栅极结构172之间。上部遮盖图案190可以安置于层间绝缘图案144上。在本发明的实例实施例中，不同中间绝缘图案可以安置于上部遮盖图案之下。
在图1到图4中描述的半导体装置1可作为半导体芯片或半导体封装的形式用于电子装置中。此外，在图7a、图7b和图8中所描述的半导体装置100可作为半导体芯片或半导体封装用于电子装置中。参考图9，本发明可以包括半导体装置200，所述半导体装置包含在图1到图4中所描述的半导体装置1以及在图7a、图7b和图8中所描述的半导体装置100的整体。半导体装置200可以单个半导体芯片或单个半导体封装的形式用于电子装置中。详细地说，在图1到4中所描述的半导体装置1可以安置在半导体装置200的第一装置区中，而在图7a、图7b和图8中所描述的半导体装置100可以安置在半导体装置200的第二装置区中，如图9中所说明。
将参考图10到图26b描述根据本发明的实例实施例的形成半导体装置的方法的实例。
在图10到图26b中，图10、图12、图14、图16、图18、图20、图22和图24是说明根据本发明的实例实施例的形成半导体装置的方法的实例的俯视图；图11a、图13a、图15a、图17a、图19a、图21a、图23a、图25a和图26a是沿着对应的俯视图的线i-i'截取的横截面图；图11b、图13b、图15b、图17b、图19b、图21b、图23b、图25b和图26b是沿着对应的俯视图的线ii-ii'截取的横截面图；以及图11c、图13c、图15c、图17c、图19c、图21c、图23c和图25c是沿着对应的俯视图的线iii-iii'截取的横截面图。
参考图10、图11a、图11b和图11c，可以形成限定半导体衬底3上的有源区的隔离区6。半导体衬底3可以由例如硅(si)或类似物的半导体材料形成。有源区可以包含安置于半导体衬底3上并且彼此间隔开的第一下部有源区12、第二下部有源区13、第三下部有源区14和第四下部有源区15，并且可以包含分别安置于第一下部有源区12、第二下部有源区13、第三下部有源区14和第四下部有源区15上的第一鳍片有源线路18、第二鳍片有源线路21、第三鳍片有源线路24和第四鳍片有源线路27。
隔离区6可以包含浅隔离区8和深隔离区10，所述深隔离区具有与所述浅隔离区8相比更深的底部表面。浅隔离区8可以安置于第一下部有源区12、第二下部有源区13、第三下部有源区14和第四下部有源区15上。第一鳍片有源线路18、第二鳍片有源线路21、第三鳍片有源线路24和第四鳍片有源线路27可以穿透浅隔离区8并且突出到浅隔离区8的上部部分上方。深隔离区10可以安置在第一下部有源区12、第二下部有源区13、第三下部有源区14和第四下部有源区15中的任何邻近的两个之间。
在本发明的实例实施例中，根据电路组件，第一鳍片有源线路18、第二鳍片有源线路21、第三鳍片有源线路24和第四鳍片有源线路27中的每一个可以形成为具有n型或p型导电性。详细地说，第一下部有源区12、第三下部有源区14、第一鳍片有源线路18和第三鳍片有源线路24可以形成于半导体衬底3的第一阱区w1上。此外，第二下部有源区13、第四下部有源区15、第二鳍片有源线路21和第四鳍片有源线路27可以形成于半导体衬底3的第二阱区w2上。第一阱区w1和第二阱区w2中的一个可以提供为p阱区，而另一个可以提供为n阱区。
牺牲栅极图案30可以形成于第一鳍片有源线路18、第二鳍片有源线路21、第三鳍片有源线路24、第四鳍片有源线路27和隔离区6上。牺牲栅极图案30中的每一个可以包含按顺序堆叠的牺牲绝缘层32、牺牲栅极层34和牺牲掩模层36。第一鳍片有源线路18、第二鳍片有源线路21、第三鳍片有源线路24和第四鳍片有源线路27可以在第一方向x上线性地延伸。此外，牺牲栅极图案30可以在垂直于第一方向x的第二方向y上线性地延伸，并且可以越过第一鳍片有源线路18、第二鳍片有源线路21、第三鳍片有源线路24和第四鳍片有源线路27。
在本发明的实例实施例中，第一鳍片有源线路18、第二鳍片有源线路21、第三鳍片有源线路24和第四鳍片有源线路27的端部部分可以被牺牲栅极图案30覆盖。
参考图12、图13a、图13b和图13c，栅极间隔物38可以形成于牺牲栅极图案30的侧面表面上。栅极间隔物38可以由绝缘材料形成，例如，siocn、sion、sicn、sin或类似物。
第一鳍片有源线路18、第二鳍片有源线路21、第三鳍片有源线路24和第四鳍片有源线路27可以包含形成于其上的源极/漏极区nsd和psd。形成源极/漏极区nsd和psd可以包含形成凹陷40，其方式为刻蚀第一鳍片有源线路18、第二鳍片有源线路21、第三鳍片有源线路24和第四鳍片有源线路27，并且可以包含通过执行seg过程在凹陷40中形成外延层。外延层可以用原位工艺进行掺杂。源极/漏极区nsd和psd可以包含n型源极/漏极区nsd和p型源极/漏极区psd。p型源极/漏极区psd可以形成于具有n型导电性的鳍片有源区上，例如，第一鳍片有源线路18和第三鳍片有源线路24的凹陷40。n型源极/漏极区nsd可以形成于具有p型导电性的鳍片有源区上，例如，第二鳍片有源线路21和第四鳍片有源线路27的凹陷40。p型源极/漏极区psd可以在n型源极/漏极区nsd形成之前或之后形成。源极/漏极区psd和nsd可以形成为具有在与鳍片有源线路相交的方向上延伸的条杆的形状，并且可以与浅隔离区8重叠。空的空间(参见图13b中的es)可以形成于源极/漏极区psd和nsd与浅隔离区8之间。
在本发明的实例实施例中，剩余的间隔物(参见图13b中的39)可以形成于凹陷40的底部表面下方的鳍片有源线路的侧面表面上，但是本发明不限于此。举例来说，在凹陷40形成的同时可以移除剩余的间隔物39。
层间绝缘层43可以形成于包含p型源极/漏极区psd和n型源极/漏极区nsd的半导体衬底上。层间绝缘层43可以填充在牺牲栅极图案30之间的间隙。层间绝缘层43可以由氧化硅形成。
参考图14、图15a、图15b和图15c，层间绝缘图案44可以形成的方式为抛光层间绝缘层(参见图13a、图13b和图13c中的43)直至暴露牺牲栅极层34。层间绝缘层(参见图13a、图13b和图13c中的43)可以得到抛光，并且牺牲掩蔽层36可以被移除。
参考图16、图17a、图17b和图17c，包含第一开口47a的第一掩模图案47可以形成于包含层间绝缘图案44的半导体衬底上。第一开口47a可以线性方式形成，并且可以使得牺牲栅极层34的一部分暴露。
在牺牲栅极层34之中暴露的牺牲栅极层可以使用第一掩模图案47作为刻蚀掩模而被刻蚀和移除，并且在所移除的牺牲栅极层之下的鳍片有源线路可被刻蚀，因此形成凹槽部分50。
在本发明的实例实施例中，凹槽部分50可以与第一鳍片有源线路18相交。第一鳍片有源线路18可以通过凹槽部分50分成第一鳍片有源区18a和第二鳍片有源区18b。
在本发明的实例实施例中，凹槽部分50可以与第二鳍片有源线路21相交。第二鳍片有源线路21可以通过凹槽部分50分成第三鳍片有源区21a和第四鳍片有源区21b。
在本发明的实例实施例中，可以形成凹槽部分50，并且可以刻蚀栅极间隔物的一部分，使得已经降低的间隔物图案52可以保持。因此，间隔物图案52的高度可小于栅极间隔物38的高度。随后，第一掩模图案47可以被移除。
参考图18、图19a、图19b和图19c，凹槽部分50可以包含形成于其中的下部绝缘图案55。形成下部绝缘图案55可以包含在包含凹槽部分50的半导体衬底上形成下部绝缘层，并且可以包含刻蚀下部绝缘层。
在本发明的实例实施例中，下部绝缘图案55可以由氮化硅形成。替代地，下部绝缘图案55可以由氧化衬层和氧化衬层上的氮化硅形成。
下部绝缘图案55可以形成为具有在图6a到图6c中描述的上部表面us1和上部表面us2的一个上部表面，其方式为使得刻蚀下部绝缘层的过程受到控制。
下部绝缘图案55可以包含形成在其上的中间绝缘图案58。中间绝缘图案58可以由具有不同于下部绝缘图案55的刻蚀选择性的刻蚀选择性的材料形成。详细地说，下部绝缘图案55可以由氮化硅形成，而中间绝缘图案58可以由基于氧化硅的绝缘材料形成。
牺牲栅极层34可以线性方式形成，并且包含在垂直方向上延伸的开口的第二掩模图案61可以形成于包含中间绝缘图案58的半导体衬底上。
第二掩模图案61的开口可以形成于在具有不同极性的第一有源区12与第二有源区13之间的隔离区10上，并且可以形成于在具有不同极性的第三有源区14与第四有源区15之间的隔离区10上。
孔64可以形成的方式为使用第二掩模图案61作为刻蚀掩模来选择性地刻蚀牺牲栅极层34。
参考图20、图21a、图21b和图21c，可以形成填充孔64的栅极绝缘图案66。第二掩模图案61可以在栅极绝缘图案66形成的同时被移除，或者在栅极绝缘图案66形成之前被移除。
在本发明的实例实施例中，栅极绝缘图案66可以由氮化硅形成，但是本发明不限于此。举例来说，栅极绝缘图案66可以由基于氧化物的材料形成。
栅极沟槽可以形成的方式为移除牺牲栅极层34和牺牲绝缘层32。此外，栅极沟槽可以包含栅极介电材料74、栅极电极76和栅极遮盖图案78形成于其中。栅极介电材料74可以覆盖栅极电极76的底部表面和侧面表面。栅极遮盖图案78可以形成于栅极电极76上。栅极遮盖图案78可以由氮化硅形成。
在本发明的实例实施例中，栅极介电材料74、栅极电极76、栅极遮盖图案78和栅极间隔物38可经配置以形成栅极结构gs。
参考图22、图23a、图23b和图23c，上层81可以形成于包含栅极结构gs的半导体衬底上。上层81可以由氧化硅形成。
第三掩模图案83可以形成于上层81上。第三掩模图案83可以与第一下部有源区12、第二下部有源区13、第三下部有源区14和第四下部有源区15重叠。上部凹陷85可以形成的方式为使用第三掩模图案83作为刻蚀掩模刻蚀上层81、层间绝缘图案44和中间绝缘图案58。上部凹陷85的底部表面可以低于栅极遮盖图案78的上部表面。
安置为低于栅极遮盖图案78的上部表面的上部凹陷85的底部表面的位置可以受到刻蚀过程的控制，在刻蚀过程中第三掩模图案83被用作刻蚀掩模。在刻蚀过程期间或之后可以移除第三掩模图案83。
参考图24、图25a、图25b和图25c，剩余在上部凹陷(参见图23a到图23c中的85)中的上部绝缘图案88和上部绝缘图案89可以形成的方式为形成上部绝缘层于包含上部凹陷85的半导体衬底上，并且抛光上部绝缘层。抛光上部绝缘层可以包含抛光上部绝缘层直至栅极结构gs的上部表面暴露。在本发明的实例实施例中，上部绝缘层可以通过化学机械抛光过程抛光。在上部绝缘层被抛光的同时可以移除上层81。
参考图26a和图26b，可以形成接触开口93的方式为使用栅极结构gs以及上部绝缘图案88和上部绝缘图案89作为刻蚀掩模，刻蚀层间绝缘图案44。接触开口93可以允许源极/漏极区nsd、psd、sd1和sd2暴露。
在本发明的实例实施例中，接触开口93可具有倾斜侧壁，使得它的宽度在从上部部分朝向下部部分的方向上逐渐减小。
再次参考图1到图4，接触开口93可以包含形成于其中的接触结构cs。形成接触结构cs可以包含在包含接触开口93的半导体衬底上形成导电材料，并且可以包含抛光导电材料层直至栅极结构gs以及上部绝缘图案88和上部绝缘图案89暴露。导电材料层可以通过化学机械抛光过程抛光。接触结构cs中的每一个可以包含金属硅化物层95、阻挡层96和接触插塞97。阻挡层96可以覆盖接触插塞97的侧面表面和底部表面。金属硅化物层95可以安置在阻挡层96与源极/漏极区nsd和psd之间。金属硅化物层95可以与源极/漏极区nsd和psd直接接触。
在本发明的实例实施例中，接触开口93和接触结构cs可以通过自对准工艺形成。换句话说，形成接触开口93的刻蚀过程可以执行的方式为不使用光学过程的光阻图案，但是栅极结构gs以及上部绝缘图案88和上部绝缘图案89被用作刻蚀掩模。因此，接触开口93和接触结构cs可以在由栅极结构gs以及上部绝缘图案88和上部绝缘图案89限定的区中自对准。因此，接触结构cs可以通过自对准过程形成，使得接触结构cs可以形成于相对较小的空间中，而在接触结构cs与邻近于它安置的导电图案之间并不发生电短路。因此，例如在接触结构形成于相对地狭窄的空间中的同时发生的电短路等等的多个缺陷可以得到减少，因而可以同时获得半导体装置中的较高程度的集成以及其更好的可靠性。
将参考图27到图29描述参考图7a、图7b和图8描述的根据本发明的实例实施例的形成半导体装置的不同经修改实例的方法。图27到图29是沿着图7a和图7b的线v-v'截取的横截面图。
参考图7a和图27，可以形成在半导体衬底3上限定不同有源区的不同隔离区106。不同有源区可以包含不同下部有源区112和在不同下部有源区112上的其它鳍片有源线路118。不同隔离区106、不同下部有源区112和其它鳍片有源线路118可以分别对应于在图10和图11a到图11c中所描述的隔离区6、第一下部有源区12和鳍片有源线路18。
安置在栅极结构172之间的栅极结构172和层间绝缘图案144可以形成于鳍片有源线路118和隔离区106上。栅极结构172中的每一个可以包含栅极间隔物138、安置在栅极间隔物138之间且按顺序堆叠的栅极电极176和栅极遮盖图案178，以及覆盖栅极电极176的底部表面并且在栅极电极176与栅极间隔物138之间延伸的栅极介电材料174。
栅极结构172和层间绝缘图案144可以对应于在图21a中所描述的栅极结构gs和层间绝缘图案44。因此，栅极结构172和层间绝缘图案144可以使用与用于形成在图21a中所描述的栅极结构gs和层间绝缘图案44的过程大体上相同的过程形成。
参考图7a和图28，可以形成上层181和第三掩模图案183。上层181和第三掩模图案183可以是使用与用于形成参考图22、图23a、图23b和图23c所描述的上层81和第三掩模图案83的过程相同的过程形成的。第三掩模图案183可以与其它源极/漏极区142重叠，并且可以是与其它源极/漏极区142相比较窄的。
可以使用第三掩模图案183刻蚀上层181和层间绝缘图案144，而形成上部凹陷185。上部凹陷185可以形成于栅极结构172的相对侧面上。上部凹陷185可以是使用与用于形成在图22、图23a、图23b和图23c中所描述的上部凹陷85相同的过程形成的。
参考图7b和图29，剩余在上部凹陷(参见图28中的185)中的上部遮盖图案190可以形成的方式为形成上部绝缘层于包含上部凹陷(参见图28中的185)的半导体衬底上，并且抛光上部绝缘层。上部遮盖图案190可以由与在图24、图25a、图25b和图25c中所描述的上部绝缘图案88和上部绝缘图案89的材料相同的材料形成。
参考图7b和图8，使得其它源极/漏极区142暴露的接触开口可以形成的方式是使用上部遮盖图案190和栅极结构172作为刻蚀掩模来刻蚀层间绝缘图案144。此外，可以形成填充接触开口的其它接触结构194。因而，可以通过自对准过程形成其它接触结构194。其它接触结构194中的每一个可以包含接触插塞197、覆盖接触插塞197的底部表面和侧面表面的阻挡层196，以及在阻挡层196之下并且与其它源极/漏极区142接触的金属硅化物层195。其它接触结构194可以由与在图1到图4中所描述的接触结构cs的材料相同的材料形成。
如上文所述，接触结构cs或接触结构194可以通过自对准过程形成，因此在相对地狭窄的空间中形成接触结构cs或接触结构194同时电短路并不发生在接触结构cs或接触结构194与邻近其安置的导电图案之间。因此，由于例如在接触结构cs或接触结构194形成于相对地狭窄的空间中时发生的电短路等等缺陷的数目可以减小，所以可以同时获得半导体装置中的较高程度的集成以及其更好的可靠性。
根据本发明的实例实施例，可以提供一种半导体装置，所述半导体装置包含通过自对准接触过程形成的接触结构。接触结构可以通过自对准过程形成，因此在相对地狭窄的空间中形成接触结构的同时电短路并不发生在接触结构与邻近其安置的导电图案之间。因此，可以同时获得半导体装置中的较高程度的集成及其更好的可靠性。
虽然在上文中已经示出和描述了本发明的特定实例实施例，但是对于所属领域的技术人员而言显而易见的是可以在不脱离由所附权利要求书限定的本发明的范围的前提下进行修改和变化。