一种薄膜LED芯片结构的制作方法

本发明涉及半导体发光器件领域，尤其是涉及一种高电光转换效率的薄膜led芯片结构。

背景技术：

半导体发光二极管(light-emittingdiodes，led)是利用半导体材料中电子和空穴发生辐射复合将电能转化为光能的器件。led跟白炽灯、荧光灯等传统光源相比，具有长寿命、高效率、节能、环保的有点，被公认为二十一世纪的绿色光源。

为提高led芯片的电光转换效率，将mocvd生长的led外延材料转移到硅、锗、碳化硅、铜等基板上制备所谓的薄膜led芯片非常有效。

薄膜led芯片的有效出光面为芯片顶面，因此芯片顶面上的上电极一般设计成包含若干分支的枝杈状结构，相邻两个上电极之间的表面区做粗化处理，以减少全反射损耗，以提高led的光输出效率。

图1为典型薄膜led芯片的截面示意图，其结构包括：100基板底面金属层、101键合基板、102键合及光反射金属层、103绝缘介质层、104下电极、105下掺杂层、106非掺杂发光层、107上掺杂层、108粗化面、109上欧姆接触层、110上电极。

由于上电极在出光面上，电极金属和上欧姆接触层对光有吸收和向内部反射的作用，自非掺杂发光层传输到上电极区域的光不能形成有效的输出。

图2为薄膜led芯片载流子注入路径示意图。从图中可以看到，若上掺杂层107的厚度tup和下掺杂层105的厚度tlow设计不合理，上下两侧注入的载流子会在上电极110对应的非掺杂发光层106发生辐射复合，发出的光在向上传输时会被上电极110吸收或反射回发光区，产生光遮挡效应，无法形成有效光输出。

因此，对薄膜led芯片的结构进行优化设计，使薄膜led芯片的上掺杂层107和下掺杂层105注入的载流子最大限度地在上电极110对应的非掺杂发光区之外产生辐射复合发光，可以减少光传输到上电极110下方区域的几率，从而减少上电极110的光遮挡效应，可有效提高薄膜led芯片的电光转换效率。

技术实现要素：

本发明提供一种能有效减少上电极对应区域载流子流入、减少上电极的光遮挡效应、可有效提高薄膜led芯片电光转换效率的薄膜led芯片结构。

一种薄膜led芯片结构，包括：基板底面金属层、键合基板、键合及光反射金属层、绝缘介质层、下电极、下掺杂层、非掺杂发光层、上掺杂层、粗化面、上欧姆接触层、上电极，特征是：上电极与下电极呈交错排列，上掺杂层的厚度大于下掺杂层的厚度。

上掺杂层的厚度与下掺杂层的厚度之比r满足2≤r≤6。

两个相邻上电极的分支间距w满足50微米≤w≤120微米。

本发明是在传统薄膜led芯片结构的基础上将上电极与下电极设计成交错排列，且上掺杂层的厚度大于下掺杂层的厚度，上掺杂层和下掺杂层的厚度通过外延材料生长时的速度和时间控制，电极排列和两个相邻上电极的分支间距通过光刻版图设计实现，这样就能够使薄膜led芯片的上掺杂层和下掺杂层注入的载流子最大限度地在上电极对应的非掺杂发光区之外产生辐射复合发光，可以减少光传输到上电极下方区域的几率，从而减少上电极的光遮挡效应，可有效提高薄膜led芯片的电光转换效率。

附图说明

图1为典型薄膜led芯片截面示意图；

图2为薄膜led芯片载流子注入路径示意图；

图3为本发明的薄膜led芯片结构示意图；

图4为制备n面为出光面的algainp薄膜led芯片设计的外延材料结构示意图；

图5为n面为出光面的algainp薄膜led芯片结构示意图；

附图中标记说明：

图1中：100：基板底面金属层，101：键合基板，102：键合及光反射金属层，103：绝缘介质层，104：下电极，105：下掺杂层，106：非掺杂发光层，107：上掺杂层，108：粗化面，109：上欧姆接触层，110上电极；

图2中：205：下掺杂层，206：非掺杂发光层，207：上掺杂层；

图3中：300：基板底面金属层，301：键合基板，302：键合及光反射金属层，303：绝缘介质层，304：下电极，305：下掺杂层，306：非掺杂发光层，307：上掺杂层，308：粗化面，309：上欧姆接触层，310上电极；

图4中：411：砷化镓衬底，412：腐蚀阻挡层，409：上欧姆接触层，407：上掺杂层，4072：n型限制层4，4071：n型粗化层，406非掺杂发光层，4062：非掺杂多量子阱有源层，4061：非掺杂空间层a，4063：非掺杂空间层b，405：下掺杂层，4051：p型限制层，4052：p型电流扩展层；

图5中：500：基板底面金属层，501：键合基板，504：下电极，505：下掺杂层，506：非掺杂发光层，507：上掺杂层，509：上欧姆接触层，510上电极。

具体实施方式

下面结合附图，以n面作为出光面的algainp薄膜led芯片为实施例对本发明进行详细说明。

首先利用常规的mocvd制备图4所示的外延材料，其包括如下各层：砷化镓衬底411，腐蚀阻挡层412，上欧姆接触层409，上掺杂层407(由n型限制层4072、n型粗化层4071组成)，非掺杂发光层406(由非掺杂多量子阱有源层4062、非掺杂空间层a4061和非掺杂空间层b4063组成)，下掺杂层405(由p型限制层4051和p型电流扩展层4052组成)，具体制备方法如下：

a、砷化镓衬底411热处理：将砷化镓衬底411放到mocvd设备生长室内，h2气氛下升温到700±50℃处理5∽20分钟；

b、腐蚀阻挡层412生长：反应室温度升高到720±40℃，通入tmga、tmin、ph3作为反应物，生长200∽500nm厚度的ga0.5in0.5p层，并利用si作为n型掺杂元素，掺杂浓度为5∽20e¹⁷cm^-3；

c、上欧姆接触层409生长：反应室温度720±40℃下通入tmga和ash3生长厚度为0.1∽0.3μm的砷化镓，利用si作为n型掺杂元素，掺杂浓度为1∽4e¹⁸cm^-3；

d、上掺杂层407生长：反应室温度720±40℃下通入tmga、tmal、tmin、ph3生长厚度为4∽7μm的(alxga1-x)0.5in0.5p(0.5≤x≤1)n型粗化层4071和0.3∽1μm的(alxga1-x)0.5in0.5p(0.6≤x≤1)n型限制层4072，两层均使用si作为掺杂元素，掺杂浓度为1∽7e¹⁷cm^-3；

e、非掺杂发光层406生长：反应室温度720±40℃下通入tmga、tmal、tmin、ph3生长厚度为非掺杂空间层a4061、非掺杂多量子阱有源层4062和非掺杂空间层b4063，其中，非掺杂空间层a4061和非掺杂空间层a4063为0.2∽0.5μm的(alxga1-x)0.5in0.5p(0.6≤x≤1)，非掺杂多量子阱有源层4062为阱、垒分别为(alxga1-x)0.5in0.5p(0≤x≤0.3)、(alxga1-x)0.5in0.5p(0.4≤x≤0.6)多量子阱，其中阱、垒单层厚度为5∽20nm，量子阱周期数为15∽40对；

g、下掺杂层405生长：反应室温度720±40℃下通入tmga、tmal、tmin、ph3生长厚度为0.3∽1um的(alxga1-x)0.5in0.5p(0.6≤x≤1)p型限制层4051，mg作为p型掺杂，掺杂浓度为0.5∽1e¹⁸cm^-3，然后将反应室温度提升到760±50℃，通入tmga、ph3生长厚度为0.5∽1μm的gap作为p型电流扩展层4051，利用mg作为p型掺杂元素，掺杂浓度为1∽20e¹⁸cm^-3；

以上外延材料结构通过调整外延生长速率和时间确保上掺杂层407厚度大于下掺杂层405厚度，两者比值r满足2≤r≤6。

外延材料生长完毕后，利用常规的管芯制备工艺(金属蒸发、光刻、腐蚀、键合、合金、切割)制备图5所示的薄膜led芯片，其中，键合基板501可以用硅、锗等导电导热材料，通过设计合适的电极光刻版图，使上电极510与下电极504交错排列，且两个相邻上电极510的分支间距w为50微米≤w≤120微米。