沟槽三极管及其制作方法与流程

本发明涉及半导体制造工艺技术领域，特别地，涉及一种沟槽三极管及其制作方法。

背景技术：

功率器件是现代电力电子行业的核心器件，半导体新能源技术以及国家节能降耗政策均离不开功率器件的支持，如MOSFET以及基于MOSFET发展起来的IGBT等。三极管相比较MOS管和IGBT，动态损耗大，基极驱动电流大，导通电阻大，工作频率低等缺点所以市场上的应用占比相比较MOS或IGBT要少很多。如何提高三极管的驱动电流，降低其导通电阻，增大其工作频率，一直都是集成电路工程师重点研究课题。

技术实现要素：

鉴于以上，本发明提供一种至少解决上述一个技术问题的沟槽三极管及其制作方法。

一种沟槽三极管的制作方法，其包括以下步骤：

提供N型衬底、在所述N型衬底上形成N型外延层；

在所述N型外延层表面形成P型基区，在所述P型基区表面形成掩蔽氧化层，在所述掩蔽氧化层上形成光刻胶，利用所述光刻胶对所述掩蔽氧化层及P型基区进行光刻与刻蚀，从而形成贯穿所述掩蔽氧化层及P型基区并延伸至所述N型外延层中的多个沟槽；

在所述多个沟槽中及所述掩蔽氧化层上形成P型多晶硅，去除所述掩蔽氧化层上的P型多晶硅，所述沟槽中的P型多晶硅被保留；

湿法去除所述掩蔽氧化层，在所述P型多晶硅及所述P型基区上形成TEOS氧化层；

对所述P型基区及所述沟槽内的P型多晶硅中的P型杂质进行推进，使得所述P型杂质扩散到所述沟槽内壁的N型外延层中，从而在所述P型多晶硅外围形成P型高掺杂区；

对所述TEOS氧化层进行光刻与刻蚀，从而去除相邻的P型高掺杂区之间的N型外延层的TEOS层，所述P型多晶硅及所述P型高掺杂区上的TEOS氧化层被保留；

在所述TEOS氧化层及所述P型基区上形成发射极多晶硅，去除所述TEOS氧化层顶部的发射极多晶硅，使得所述TEOS氧化层之间的发射极多晶硅被保留；

对所述发射极多晶硅进行N型注入，对所述N型注入的离子进行退火及推进，使得所述发射极多晶硅中的N型离子扩散至所述P型基区，从而在所述P型基区表面形成N型区域；

利用光刻胶对所述TEOS氧化层进行光刻与刻蚀，从而形成贯穿所述TEOS层且对应所述P型多晶硅的接触孔；

去除所述光刻胶，在所述TEOS氧化层及所述发射极多晶硅上形成正面金属，所述正面金属包括形成于所述发射极多晶硅上的发射极及形成于所述TEOS氧化层上且通过所述接触孔连接所述P型多晶硅的基极；

在所述N型衬底远离所述N型外延层的表面形成背面金属作为集电极。

在一种实施方式中，所述N型衬底的厚度在400um至1000um的范围内，所述N型衬底的电阻率在0.1ohm/cm以下；所述N型外延层的电阻率在1ohm/cm至100ohm/cm的范围内，所述N型外延层的厚度在4um至80um的范围内。

在一种实施方式中，所述掩蔽氧化层的厚度在300埃至1000埃的范围内；所述P型基区的注入能量在39kev至100kev的范围内，注入剂量在每平方厘米2的13次方至每平方厘米5的14次方之间的范围内。

在一种实施方式中，所述沟槽的深度在1um至10um的范围内，所述沟槽的宽度在0.4um至3um的范围内，相邻两个沟槽之间的间距大于所述沟槽深度的两倍，且所述相邻两个沟槽之间的间距在2um至30um的范围内。

在一种实施方式中，所述P型多晶硅的掺杂元素包括B，掺杂浓度在每立方厘米的19次方以上，所述掩蔽氧化层上的P型多晶硅的厚度在0.5um至2um的范围内，去除所述掩蔽氧化层上的多晶硅采用回刻蚀或化学机械平坦化的方式。

在一种实施方式中，所述TEOS氧化层采用LPCVD的方式生长而成，厚度在3000埃至8000埃的范围内。

在一种实施方式中，对所述P型基区及所述P型多晶硅进行推进后，所述P型基区的结深等于所述沟槽深度的30％至60％，所述P型高掺杂区域横向扩散的结深等于所述沟槽之间间距的15％至30％，所述沟槽底部的结深等于所述沟槽之间间距的20％至50％；对所述TEOS氧化层进行光刻及刻蚀采用缓冲氢氟酸，所述TEOS氧化层之间的开口的宽度等于所述沟槽之间间距的20％至30％。

在一种实施方式中，所述发射极多晶硅采用LPCVD的方式形成，在去除所述TEOS顶部的发射极多晶硅之前，所述发射极多晶硅的厚度大于所述TEOS氧化层的厚度且在5000埃至10000埃的范围内；采用化学机械平坦化技术或多晶硅回刻蚀的方式去除所述TEOS氧化层上的发射极多晶硅；对所述发射极多晶硅的N型注入的注入离子包括P或As，注入能量小于100kev，对所述N型注入的离子进行推进的温度在8500摄氏度至1100摄氏度的范围内，所述N型区域的结深等于所述P型基区结深的一半。

在一种实施方式中，所述接触孔采用干法刻蚀或湿法刻蚀的方式形成；在形成所述背面金属前，所述制作方法还包括进行背面减薄的步骤。

一种沟槽三极管，其包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P型基区、贯穿所述P型基区并延伸至所述N型外延层中的多个沟槽、形成于所述多个沟槽侧壁的P型高掺杂区、位于所述多个沟槽中的P型多晶硅、形成于所述P型基区表面的N型区域、形成于所述P型多晶硅与所述P型高掺杂区上方的TEOS氧化层、形成于所述N型区域上的发射极多晶硅、贯穿所述TEOS氧化层且与所述P型多晶硅对应的接触孔、正面金属及背面金属，所述正面金属包括形成于所述发射极多晶硅上的发射极及形成于所述TEOS氧化层上且通过所述接触孔连接所述P型多晶硅的基极，所述背面金属形成于所述N型衬底远离所述N型外延层的表面且作为集电极。

相较于现有技术，本发明沟槽三极管及其制作方法中，采用所述沟槽并填充P型多晶硅引出P型基区及基极，可以有效减小基区电阻，两个相邻的P型多晶硅沟槽在集电极外加反偏电压时，沟槽之间的N型外延层将被迅速耗尽，对P型基区起到静电屏蔽的作用，使得P型基区分压低，不但能提升器件耐压，还能有效防止器件的穿通效应，并提升器件的电流放大系数。进一步地，所述发射极多晶硅的工艺，可以有效减小发射极的结深和尺寸，可以降低器件的寄生电容，提升器件截止频率。

【附图说明】

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明沟槽三极管的制作方法的流程图。

图2-图14为图1所示沟槽三极管的制作方法的各步骤的结构示意图。

【具体实施方式】

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅图1-图14，图1为本发明沟槽三极管的制作方法的流程图，图2-图14为图1所示沟槽三极管的制作方法的各步骤的结构示意图。所述沟槽三极管的制作方法包括以下步骤。

步骤S1，请参阅图2，提供N型衬底、在所述N型衬底上形成N型外延层。其中，所述N型衬底的厚度在400um至1000um的范围内，所述N型衬底的电阻率在0.1ohm/cm以下；所述N型外延层的电阻率在1ohm/cm至100ohm/cm的范围内，所述N型外延层的厚度在4um至80um的范围内。

步骤S2，请参阅图3，在所述N型外延层表面形成P型基区，在所述P型基区表面形成掩蔽氧化层。所述掩蔽氧化层的厚度在300埃至1000埃的范围内。

步骤S3，请参阅图4，在所述掩蔽氧化层上形成光刻胶，利用所述光刻胶对所述掩蔽氧化层及P型基区进行光刻与刻蚀，从而形成贯穿所述掩蔽氧化层及P型基区并延伸至所述N型外延层中的多个沟槽。其中，所述P型基区的注入能量在39kev至100kev的范围内，注入剂量在每平方厘米2的13次方至每平方厘米5的14次方之间的范围内。所述沟槽的深度在1um至10um的范围内，所述沟槽的宽度在0.4um至3um的范围内，相邻两个沟槽之间的间距大于所述沟槽深度的两倍，且所述相邻两个沟槽之间的间距在2um至30um的范围内。

步骤S4，请参阅图5及图6，在所述多个沟槽中及所述掩蔽氧化层上形成P型多晶硅，去除所述掩蔽氧化层上的P型多晶硅，所述沟槽中的P型多晶硅被保留。所述P型多晶硅的掺杂元素包括B，掺杂浓度在每立方厘米的19次方以上，所述掩蔽氧化层上的P型多晶硅的厚度在0.5um至2um的范围内，去除所述掩蔽氧化层上的多晶硅采用回刻蚀或化学机械平坦化的方式。

步骤S5，请参阅图7，湿法去除所述掩蔽氧化层，在所述P型多晶硅及所述P型基区上形成TEOS氧化层。其中，所述TEOS氧化层采用LPCVD的方式生长而成，厚度在3000埃至8000埃的范围内。

步骤S6，请参阅图8，对所述P型基区及所述沟槽内的P型多晶硅中的P型杂质进行推进，使得所述P型杂质扩散到所述沟槽内壁的N型外延层中，从而在所述P型多晶硅外围形成P型高掺杂区。

所述步骤S6中，对所述P型基区及所述P型多晶硅进行推进后，所述P型基区的结深等于所述沟槽深度的30％至60％，所述P型高掺杂区域横向扩散的结深等于所述沟槽之间间距的15％至30％，所述沟槽底部的结深等于所述沟槽之间间距的20％至50％；对所述TEOS氧化层进行光刻及刻蚀采用缓冲氢氟酸，所述TEOS氧化层之间的开口的宽度等于所述沟槽之间间距的20％至30％。

步骤S7，请参阅图9，对所述TEOS氧化层进行光刻与刻蚀，从而去除相邻的P型高掺杂区之间的N型外延层的TEOS层，所述P型多晶硅及所述P型高掺杂区上的TEOS氧化层被保留。

步骤S8，请参阅图10及图11，在所述TEOS氧化层及所述P型基区上形成发射极多晶硅，去除所述TEOS氧化层顶部的发射极多晶硅，使得所述TEOS氧化层之间的发射极多晶硅被保留。具体地，所述发射极多晶硅采用LPCVD的方式形成，在去除所述TEOS顶部的发射极多晶硅之前，所述发射极多晶硅的厚度大于所述TEOS氧化层的厚度且在5000埃至10000埃的范围内。

步骤S9，请参阅图12，对所述发射极多晶硅进行N型注入，对所述N型注入的离子进行退火及推进，使得所述发射极多晶硅中的N型离子扩散至所述P型基区，从而在所述P型基区表面形成N型区域。所述步骤S9中，采用化学机械平坦化技术(CMP)或多晶硅回刻蚀的方式去除所述TEOS氧化层上的发射极多晶硅；对所述发射极多晶硅的N型注入的注入离子包括P或As，注入能量小于100kev，对所述N型注入的离子进行推进的温度在8500摄氏度至1100摄氏度的范围内，所述N型区域的结深等于所述P型基区结深的一半。

步骤S10，请参阅图13，利用光刻胶对所述TEOS氧化层进行光刻与刻蚀，从而形成贯穿所述TEOS层且对应所述P型多晶硅的接触孔。

步骤S11，请参阅图14，去除所述光刻胶，在所述TEOS氧化层及所述发射极多晶硅上形成正面金属，所述正面金属包括形成于所述发射极多晶硅上的发射极及形成于所述TEOS氧化层上且通过所述接触孔连接所述P型多晶硅的基极。其中，所述接触孔采用干法刻蚀或湿法刻蚀的方式形成。

步骤S12，请参阅图14，在所述N型衬底远离所述N型外延层的表面形成背面金属作为集电极。在一种实施例中，在形成所述背面金属前，所述制作方法还包括进行背面减薄的步骤。

如图14所示，上述制作方法获得的沟槽三极管包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层表面的P型基区、贯穿所述P型基区并延伸至所述N型外延层中的多个沟槽、形成于所述多个沟槽侧壁的P型高掺杂区、位于所述多个沟槽中的P型多晶硅、形成于所述P型基区表面的N型区域、形成于所述P型多晶硅与所述P型高掺杂区上方的TEOS氧化层、形成于所述N型区域上的发射极多晶硅、贯穿所述TEOS氧化层且与所述P型多晶硅对应的接触孔、正面金属及背面金属，所述正面金属包括形成于所述发射极多晶硅上的发射极及形成于所述TEOS氧化层上且通过所述接触孔连接所述P型多晶硅的基极，所述背面金属形成于所述N型衬底远离所述N型外延层的表面且作为集电极。

特别地，在一种实施例中，所述沟槽三极管的结构尺寸如下：N型外延层的厚度为80um，沟槽的深度8um，沟槽的宽度2um，沟槽之间的间距12um，P型基区的结深3um，P型多晶硅横向扩散的P型高掺杂区4um，发射极多晶硅宽度4um，发射极结深1.5um，器件耐压800V。在另一种实施例中，所述沟槽三极管的结构尺寸如下：N型外延层的厚度为6um，沟槽的深度2um，沟槽的宽度0.6um，沟槽之间的间距4um，P型基区的结深1um，P型多晶硅横向扩散的P型高掺杂区1.4um，发射极多晶硅宽度0.8um，发射极结深1.5um，器件耐压4V。

相较于现有技术，本发明沟槽三极管及其制作方法中，采用所述沟槽并填充P型多晶硅引出P型基区及基极，可以有效减小基区电阻，两个相邻的P型多晶硅沟槽在集电极外加反偏电压时，沟槽之间的N型外延层将被迅速耗尽，对P型基区起到静电屏蔽的作用，使得P型基区分压低，不但能提升器件耐压，还能有效防止器件的穿通效应，并提升器件的电流放大系数。进一步地，所述发射极多晶硅的工艺，可以有效减小发射极的结深和尺寸，可以降低器件的寄生电容，提升器件截止频率。

以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。