晶体管结构、存储单元及存储器阵列的制作方法

本实用新型属于半导体器件制作领域，特别是涉及一种晶体管结构、存储单元及存储器阵列。

背景技术：

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每一个存储单元主要由一个晶体管、及由晶体管操控的电容器所构成，其中，晶体管通过栓导电层与所述电容器形成导电通道，以控制所述电容器。

众所周知，栓导电层的电传导能力是决定所述存储单元性能的关键参数，而金属垫层则是决定所述栓导电层电传导能力的关键；而现有的栓导电层在制备过程中，其介电层材料一般采用多晶硅材料，并通过对所述多晶硅进行刻蚀，形成凹穴，以便形成后续的金属垫层；但由于结构上多晶硅生成时有过多缝隙，导致之后形成的氮化硅的侧壁不平整，进而导致后续形成的金属垫层不均匀，并最终导致金属垫层的电阻值偏高。

鉴于此，有必要设计一种新的晶体管结构、存储单元、存储器阵列及其制备方法用以解决上述技术问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种晶体管结构、存储单元、存储器阵列及其制备方法，用于解决现有技术中因多晶硅中存在缝隙，导致后续形成的金属垫层不均匀，进而导致金属垫层电阻值偏高，影响导电性能的问题。

为实现上述目的及其他相关目的，本实用新型提供一种晶体管结构的制备方法，所述制备方法包括：

步骤1)设置复数个栅极导电层在半导体衬底上，并于所述栅极导电层的侧壁表面及上表面形成隔离结构，于相邻所述隔离结构之间更形成栓导电层，且相邻所述栅极导电层之间的所述栓导电层彼此相连在所述半导体衬底的浅沟槽隔离结构上，其中，所述栓导电层的厚度大于所述隔离结构的高度；

步骤2)对所述栓导电层进行第一刻蚀，第一刻蚀后所述栓导电层的顶面高度小于等于所述隔离结构的顶面高度，所述隔离结构隔离所述栓导电层的第一侧面；

步骤3)于所述隔离结构的外露侧壁表面和上表面形成栓导电定义层，并对在所述浅沟槽隔离结构上的所述栓导电层进行第二刻蚀，以形成隔离槽，其中，所述隔离槽隔离所述栓导电层的第二侧面；

步骤4)于所述栓导电层的所述第二侧面形成一牺牲层；

步骤5)于所述隔离槽内形成一栓导电隔离层，其中，所述牺牲层隔离所述栓导电隔离层和所述栓导电层，以使所述栓导电隔离层不直接接触所述栓导电层的所述第二侧面；

步骤6)对步骤5)所述结构进行厚度修正，以暴露出所述栓导电层；

步骤7)对所述栓导电层及所述牺牲层进行第三刻蚀，使得第三刻蚀后所述栓导电层的顶面高度小于厚度修正后所述隔离结构的顶面高度，并且小于厚度修正后所述栓导电隔离层的顶面高度，以形成凹穴；以及

步骤8)于所述凹穴中填充金属垫层，以形成所述晶体管结构的源极漏极。

优选地，步骤1)中的所述隔离结构包括依次形成第一保护层、隔离层、及第二保护层；在步骤2)后，第一刻蚀后所述栓导电层的顶面高度仍大于在所述栅极导电层上所述第一保护层的顶面高度；在步骤7)后，第三刻蚀后所述栓导电层的顶面高度仍大于所述栅极导电层的高度。

优选地，步骤4)中所述牺牲层更形成于所述栓导电定义层的侧壁表面和上表面。

优选地，当所述栓导电层的所述第二侧面相对于所述第一侧面较不平整而具有边缘缝隙，步骤4)中形成的所述牺牲层填充所述边缘缝隙中，以形成可牺牲突出结构；步骤7)中，同时去除所述突出结构。

优选地，步骤4)中采用原子沉积工艺形成所述牺牲层；所述牺牲层的厚度介于4nm～6nm；所述牺牲层的材料包括氧化硅(SiO2)。

优选地，形成所述牺牲层的反应气体包括SiH3N(C3H7)2、SiH[N(CH3)2]3、六氯乙硅烷(Si2Cl6)、SiH2(NHtBu)2或H2Si[N(C2H5)2]2与氮气(N2)及氧气(O2)的混合气体；其中，SiH3N(C3H7)2、SiH[N(CH3)2]3、Si2Cl6、SiH2(NHtBu)2或H2Si[N(C2H5)2]2的气体流量为0.2slm～1slm，所述氮气的气体流量为3slm～30slm，所述氧气的气体流量为3slm～10slm，形成所述牺牲层时，反应温度为20℃～80℃，反应压力为常压～1500mtorr，反应时间为3min～60min。

优选地，步骤7)中采用干法刻蚀工艺刻蚀所述栓导电层及所述牺牲层；刻蚀时间为5sec～15sec；去除所述栓导电层的厚度介于10nm～40nm，所述反应气体包括溴化氢(HBr)及氯气(Cl2)的混合气体，所述溴化氢(HBr)及氯气(Cl2)混合气体的总气体流量为10sccm～50sccm；其中，所述溴化氢(HBr)的气体流量为5sccm～30sccm，所述氯气(Cl2)的气体流量为5sccm～30sccm。

优选地，在步骤1)中形成的所述栓导电层的厚度介于120nm～170nm；步骤2)中去除所述栓导电层的厚度介于30nm～60nm。

优选地，采用化学气相沉积工艺形成所述第一保护层、所述隔离层、所述第二保护层、所述栓导电层、所述栓导电定义层、及所述栓导电隔离层，采用溅射工艺形成所述金属垫层；其中，所述第一保护层、所述第二保护层、所述栓导电定义层、及所述栓导电隔离层的材料均包括氮化硅(SiN)；所述隔离层材料包括氧化硅(SiO2)；所述栓导电层的材料包括多晶硅；所述金属垫层的材料包括钨(W)或铝(Al)。

优选地，所述制备方法还包括于步骤1)前，于所述半导体衬底中形成有源区的步骤，及于所述有源区中形成所述浅沟槽隔离结构及凹槽栅的步骤。

优选地，所述浅沟槽隔离结构的形成方法包括：

步骤11a)于所述有源区上表面形成一具有第一刻蚀窗口的第一刻蚀阻挡层，其中，所述第一刻蚀窗口的位置与所述浅沟槽隔离结构的位置纵向对应；

步骤12a)通过所述第一刻蚀窗口对所述有源区进行刻蚀，以形成第一凹槽；以及

步骤13a)于所述第一凹槽中形成填充层，以形成所述浅沟槽隔离结构；

所述凹槽栅的形成方法包括：

步骤11b)于所述有源区上表面形成一具有第二刻蚀窗口的第二刻蚀阻挡层，其中，所述第二刻蚀窗口的位置与所述凹槽栅的位置纵向对应；

步骤12b)通过所述第二刻蚀窗口对所述有源区进行刻蚀，以形成第二凹槽；

步骤13b)于所述第二凹槽的内壁表面形成一阻挡层；以及

步骤14b)于所述第二凹槽内依次填充导电层及绝缘层。

本实用新型还提供了一种晶体管结构，包括：

复数个栅极导电层，设置在半导体衬底上；

隔离结构，形成于所述栅极导电层的侧壁表面及上表面；

栓导电层，设置在所述半导体衬底上，且形成于相邻所述隔离结构之间，所述隔离结构隔离所述栓导电层的第一侧面，所述栓导电层在所述半导体衬底的浅沟槽隔离结构上形成隔离槽，所述隔离槽隔离所述栓导电层的第二侧面；

牺牲层，形成于所述栓导电层的所述第二侧面；

栓导电隔离层，形成于所述隔离槽内，其中，所述牺牲层隔离所述栓导电隔离层和所述栓导电层，以使所述栓导电隔离层不直接接触所述栓导电层的所述第二侧面；其中，所述栓导电层的顶面高度小于厚度修正后所述隔离结构的顶面高度，并且小于厚度修正后所述栓导电隔离层的顶面高度，以形成凹穴；以及

金属垫层，填充形成于所述凹穴中。

优选地，所述隔离结构包括依次形成第一保护层、隔离层、及第二保护层，所述第一保护层及所述隔离层依次形成于所述栅极导电层侧壁表面及上表面；所述第二保护层，形成于所述隔离层侧壁表面。

优选地，所述牺牲层的材料包括氧化硅(SiO2)，所述牺牲层的厚度介于4nm～6nm。

优选地，所述第一保护层、所述第二保护层、及所述栓导电隔离层的材料均包括氮化硅(SiN)；所述隔离层材料包括氧化硅(SiO2)；所述栓导电层的材料包括多晶硅；所述金属垫层的材料包括钨(W)或铝(Al)。

优选地，所述晶体管结构还包括形成于所述半导体衬底中的有源区，及形成于所述有源区中的所述浅沟槽隔离结构及凹槽栅；其中，

所述浅沟槽隔离结构包括：形成于所述有源区内的第一凹槽、以及形成于所述第一凹槽内的填充层；

所述凹槽栅包括：形成于所述有源区内的第二凹槽、形成于所述第二凹槽内壁表面的阻挡层、以及依次填充于所述第二凹槽内的导电层及绝缘层。

本实用新型还提供了一种存储单元的制备方法，所述存储单元的制备方法包括：

步骤S1：提供一如上述所述制备方法制备的晶体管结构；以及

步骤S2：于所述晶体管结构的金属垫层上方形成电容结构，以形成存储单元。

本实用新型还提供了一种存储单元，所述存储单元包括：

如上述所述的晶体管结构；以及

形成于所述晶体管结构的金属垫层上方的电容结构。

本实用新型还提供了一种存储器阵列，所述存储器阵列包括复数个如上述所述的存储单元。

如上所述，本实用新型的晶体管结构、存储单元、存储器阵列及其制备方法，具有以下有益效果：本实用新型通过在栓导电层的侧壁表面形成一牺牲层，使得所述牺牲层填充所述栓导电层边缘处的所述边缘缝隙以形成突出结构，并通过刻蚀工艺直接去除所述突出结构，使得后续形成的金属垫层表面平整，进而减小了金属垫层的电阻值，提高了所述金属垫层的导电能力。

附图说明

图1显示为本实用新型实施例一所述晶体管结构制备方法的流程图。

图2a显示为本实用新型实施例一制备所述晶体管结构时衬底的结构示意图。

图2b显示为本实用新型实施例一制备所述晶体管结构时形成隔离结构及栓导电层的结构示意图。

图2c显示为本实用新型实施例一制备所述晶体管结构时刻蚀栓导电层的结构示意图。

图2d显示为本实用新型实施例一制备所述晶体管结构时形成栓导电定义层的结构示意图。

图2e显示为本实用新型实施例一制备所述晶体管结构时形成隔离槽的结构示意图。

图2f显示为本实用新型实施例一制备所述晶体管结构时形成牺牲层的结构示意图。

图2g显示为本实用新型实施例一制备所述晶体管结构时形成栓导电隔离层的结构示意图。

图2h显示为本实用新型实施例一制备所述晶体管结构时刻蚀后暴露栓导电层的结构示意图。

图2i显示为本实用新型实施例一制备所述晶体管结构时形成凹穴的结构示意图。

图2j显示为本实用新型实施例一制备所述晶体管结构时形成金属垫层的结构示意图。

图3a显示为本实用新型对比实施例制备所述晶体管结构时于半导体衬底上形成隔离结构及栓导电层的结构示意图。

图3b显示为本实用新型对比实施例制备所述晶体管结构时刻蚀栓导电层的结构示意图。

图3c显示为本实用新型对比实施例制备所述晶体管结构时形成栓导电定义层的结构示意图。

图3d显示为本实用新型对比实施例制备所述晶体管结构时形成隔离槽的结构示意图。

图3e显示为本实用新型对比实施例制备所述晶体管结构时形成栓导电隔离层的结构示意图。

图3f显示为本实用新型对比实施例制备所述晶体管结构时刻蚀后暴露栓导电层的结构示意图。

图3g显示为本实用新型对比实施例制备所述晶体管结构时形成凹穴的结构示意图。

图3h显示为本实用新型对比实施例制备所述晶体管结构时形成金属垫层的结构示意图。

图4显示为本实用新型实施例二制备所述存储单元的流程图。

图5显示为本实用新型实施例二所述存储单元的结构示意图。

元件标号说明

10 存储单元

100、200 晶体管结构

101、201 半导体衬底

102 有源区

103 浅沟槽隔离结构

104 第一凹槽

105 填充层

106 凹槽栅

107 第二凹槽

108 阻挡层

109 导电层

110 绝缘层

111、211 栅极导电层

112、212 隔离结构

113、213 第一保护层

114、214 隔离层

115、215 第二保护层

116、216 栓导电层

117、217 边缘缝隙

118、218 栓导电定义层

119、219 隔离槽

120 牺牲层

121、221 突出结构

122、222 栓导电隔离层

123、223 凹穴

124、224 金属垫层

300 电容结构

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图1所示，本实施例提供一种晶体管结构的制备方法，所述制备方法包括：

步骤1)设置复数个栅极导电层111在半导体衬底101上，并于所述栅极导电层111的侧壁表面及上表面形成隔离结构112，于相邻所述隔离结构112之间更形成栓导电层116，且相邻所述栅极导电层111之间的所述栓导电层116彼此相连在所述半导体衬底101的浅沟槽隔离结构103上，其中，所述栓导电层116的厚度大于所述隔离结构112的高度；

步骤2)对所述栓导电层116进行第一刻蚀，第一刻蚀后所述栓导电层116的顶面高度小于等于所述隔离结构112的顶面高度，所述隔离结构112隔离所述栓导电层116的第一侧面；

步骤3)于所述隔离结构112的外露侧壁表面和上表面形成栓导电定义层118，并对所述浅沟槽隔离结构103上的所述栓导电层116进行第二刻蚀，以形成隔离槽119，其中，所述隔离槽119隔离所述栓导电层116的第二侧面；

步骤4)于所述栓导电层116的所述第二侧面形成一牺牲层120；

步骤5)于所述隔离槽119内形成一栓导电隔离层122，其中，所述牺牲层120隔离所述栓导电隔离层122和所述栓导电层116，以使所述栓导电隔离层122不直接接触所述栓导电层116的所述第二侧面；

步骤6)对步骤5)所述结构进行厚度修正，以暴露出所述栓导电层116；

步骤7)对所述栓导电层116及所述牺牲层120进行第三刻蚀，使得第三刻蚀后所述栓导电层116的顶面高度小于厚度修正后所述隔离结构112的顶面高度，并且小于厚度修正后所述栓导电隔离层122的顶面高度，以形成凹穴123；以及

步骤8)于所述凹穴123中填充金属垫层124，以形成所述晶体管结构的源极漏极。

下面请参阅图2a至图2j对本实施例所述晶体管结构的制备方法进行详细说明。

如图2a和图2b所示，设置复数个栅极导电层111在半导体衬底101上，并于所述栅极导电层111的侧壁表面及上表面形成隔离结构112，于相邻所述隔离结构112之间更形成栓导电层116，且相邻所述栅极导电层111之间的所述栓导电层116彼此相连在所述半导体衬底101的浅沟槽隔离结构103上，其中，所述栓导电层116的厚度大于所述隔离结构112的高度。

作为示例，如图2a所示，所述制备方法还包括于步骤1)前，于所述半导体衬底101中形成有源区102的步骤，及于所述有源区102中形成所述浅沟槽隔离结构103及凹槽栅106的步骤。

具体的，所述浅沟槽隔离结构103的形成方法包括：

步骤11a)于所述有源区102上表面形成一具有第一刻蚀窗口的第一刻蚀阻挡层，其中，所述第一刻蚀窗口的位置与所述浅沟槽隔离结构103的位置纵向对应；

步骤12a)通过所述第一刻蚀窗口对所述有源区102进行刻蚀，以形成第一凹槽104；以及

步骤13a)于所述第一凹槽104中形成填充层105，以形成所述浅沟槽隔离结构103；

具体的，所述凹槽栅106的形成方法包括：

步骤11b)于所述有源区102上表面形成一具有第二刻蚀窗口的第二刻蚀阻挡层，其中，所述第二刻蚀窗口的位置与所述凹槽栅106的位置纵向对应；

步骤12b)通过所述第二刻蚀窗口对所述有源区102进行刻蚀，以形成第二凹槽107；

步骤13b)于所述第二凹槽107的内壁表面形成一阻挡层108；以及

步骤14b)于所述第二凹槽107内依次填充导电层109及绝缘层110。

作为示例，如图2b所示，采用化学气相沉积工艺形成所述栅极导电层111，其中，栅极导电层111的材料包括但不限于钨W，氮化钛TiN或钛Ti。

作为示例，如图2b所示，所述隔离结构112依次包括第一保护层113、隔离层114、及第二保护层115；其中，采用化学气相沉积工艺形成所述第一保护层113，所述第一保护层113的材料包括但不限于氮化硅SiN；采用化学气相沉积工艺形成所述隔离层114，所述隔离层114的材料包括但不限于氧化硅SiO2；采用气相沉积工艺形成所述第二保护层115，所述第二保护层115的材料包括但不限于氮化硅SiN。

作为示例，如图2b所示，采用化学气相沉积工艺形成所述栓导电层116，所述栓导电层116的厚度介于120nm～170nm，所述栓导电层115的材料包含多晶硅(poly)。

作为示例，如图2b所示，所述栓导电层116的所述第二侧面相对于所述第一侧面较不平整而具有边缘缝隙117。

需要说明的是，在垂直方向上，与所述隔离结构接触的所述栓导电层的一侧面为第一侧面，与所述第一侧面相对的另一侧面为第二侧面。

如图2c所示，对所述栓导电层116进行第一刻蚀，第一刻蚀后所述栓导电层116的顶面高度小于等于所述隔离结构112的顶面高度，所述隔离结构112隔离所述栓导电层116的第一侧面。

作为示例，如图2c所示，第一刻蚀后所述栓导电层116的顶面高度仍大于在所述栅极导电层111上所述第一保护层113的顶面高度。

具体的，采用干法刻蚀工艺对所述栓导电层116进行第一刻蚀，其中，去除所述栓导电层116的厚度介于30nm～60nm。

如图2d所示，于所述隔离结构112的外露侧壁表面和上表面形成栓导电定义层118。

作为示例，采用化学气相沉积工艺形成所述栓导电定义层118，其中，所述栓导电定义层118的材料包括但不限于氮化硅SiN。

如图2e所示，对所述浅沟槽隔离结构103上的所述栓导电层116进行第二刻蚀，以形成隔离槽119，其中，所述隔离槽119隔离所述栓导电层116的第二侧面。

作为示例，采用干法刻蚀工艺形成所述隔离槽119，从而暴露出所述栓导电层116第二侧面的全部边缘缝隙117。

如图2f所示，于所述栓导电层116的所述第二侧面形成一牺牲层120。

作为示例，所述牺牲层120填充所述边缘缝隙117中，以形成可牺牲突出结构121。

需要说明的是，所述牺牲层的材料与所述栓导电层的材料具有相同或相近的刻蚀比，以便于后续刻蚀所述栓导电层时，同时刻蚀并去除所述牺牲层形成的突出结构，避免其影响金属垫层的电阻值。

作为示例，采用原子沉积工艺形成所述牺牲层120，其中，采用原子沉积工艺形成所述牺牲层120时，反应温度为20℃～80℃，反应压力为常压～1500mtorr，反应时间为3min～60min；反应气体包括SiH3N(C3H7)2、SiH[N(CH3)2]3、Si2Cl6、SiH2(NHtBu)2或H2Si[N(C2H5)2]2与氮气N2及氧气O2的混合气体；其中，SiH3N(C3H7)2、SiH[N(CH3)2]3、Si2Cl6、SiH2(NHtBu)2或H2Si[N(C2H5)2]2的气体流量为0.2slm～1slm，所述氮气的气体流量为3slm～30slm，所述氧气的气体流量为3slm～10slm。

作为示例，所述牺牲层120的厚度介于4nm～6nm；所述牺牲层120的材料包括但不限于氧化硅SiO2。

作为示例，如图2f所示，所述牺牲层更形成于所述栓导电定义层118的侧壁表面和上表面。

如图2g所示，于所述隔离槽119内形成一栓导电隔离层122，其中，所述牺牲层120隔离所述栓导电隔离层122和所述栓导电层116，以使所述栓导电隔离层122不直接接触所述栓导电层116的所述第二侧面。

作为示例，采用化学气相沉积工艺形成所述栓导电隔离层122，其中，所述栓导电隔离层122的材料包括但不限于氮化硅SiN。

如图2h所示，对上一步骤所述结构进行厚度修正，以暴露出所述栓导电层116。

作为示例，采用干法刻蚀工艺对上述结构进行厚度修正。

如图2i所示，对所述栓导电层116及所述牺牲层120进行第三刻蚀，使得第三刻蚀后所述栓导电层116的顶面高度小于厚度修正后所述隔离结构112的顶面高度，并且小于厚度修正后所述栓导电隔离层122的顶面高度，以形成凹穴123。

作为示例，通过所述第三刻蚀同时去除所述突出结构121。

作为示例，第三刻蚀后所述栓导电层116的顶面高度仍大于所述栅极导电层111的高度。

作为示例，采用干法刻蚀工艺刻蚀所述栓导电层116及所述牺牲层120；刻蚀时间为5sec～15sec；去除所述栓导电层116的厚度介于10nm～40nm，所述反应气体包括溴化氢(HBr)及氯气(Cl2)的混合气体，所述溴化氢(HBr)及氯气(Cl2)混合气体的总气体流量为10sccm～50sccm；其中，所述溴化氢(HBr)的气体流量为5sccm～30sccm，所述氯气(Cl2)的气体流量为5sccm～30sccm。

如图2j所示，于所述凹穴123中填充金属垫层124，以形成所述晶体管结构的源极漏极。

作为示例，采用溅射工艺形成所述金属垫层124，其中，所述金属垫层124的材料包括钨(W)或铝(Al)。

通过上述制备方法制备的所述晶体管结构如图2j所示，所述晶体管结构100包括：

复数个栅极导电层111，设置在半导体衬底101上；

隔离结构112，形成于所述栅极导电层111的侧壁表面及上表面；

栓导电层116，设置在所述半导体衬底101上，且形成于相邻所述隔离结构112之间，所述隔离结构112隔离所述栓导电层116的第一侧面，所述栓导电层116在所述半导体衬底101的浅沟槽隔离结构103上形成隔离槽119，所述隔离槽119隔离所述栓导电层116的第二侧面；

牺牲层120，形成于所述栓导电层116的所述第二侧面；

栓导电隔离层122，形成于所述隔离槽119内，其中，所述牺牲层120隔离所述栓导电隔离层122和所述栓导电层116，以使所述栓导电隔离层122不直接接触所述栓导电层116的所述第二侧面；其中，所述栓导电层116的顶面高度小于厚度修正后所述隔离结构112的顶面高度，并且小于厚度修正后所述栓导电隔离层122的顶面高度，以形成凹穴123；以及

金属垫层124，填充形成于所述凹穴123中。

作为示例，如图2j所示，所述晶体管结构100还包括形成于所述半导体衬底101中的有源区102，及形成于所述有源区102中的所述浅沟槽隔离结构103及凹槽栅106；其中，

所述浅沟槽隔离结构103包括：形成于所述有源区102内的第一凹槽104、以及形成于所述第一凹槽104内的填充层105；

所述凹槽栅106包括：形成于所述有源区102内的第二凹槽107、形成于所述第二凹槽107内壁表面的阻挡层108、以及依次填充于所述第二凹槽107内的导电层109及绝缘层110。

作为示例，如图2j所示，所述隔离结构112依次包括第一保护层113、隔离层114、及第二保护层115，所述第一保护层113及所述隔离层114依次形成于所述栅极导电层111侧壁表面及上表面；所述第二保护层115形成于所述隔离层114侧壁表面。

作为示例，所述牺牲层120的材料包括氧化硅(SiO2)，所述牺牲层120的厚度介于4nm～6nm。

作为示例，所述第一保护层113、所述第二保护层115、及所述栓导电隔离层122的材料均包括氮化硅(SiN)；所述隔离层114材料包括氧化硅(SiO2)；所述栓导电层116的材料包括多晶硅；所述金属垫层124的材料包括钨(W)或铝(Al)。

对比实施例

本实施例提供一与上述实施例一相关的对比实施例，下面请参阅图3a至图3h对本实施例所述晶体管结构200的制备方法进行说明。

如图3a所示，设置复数个栅极导电层211在半导体衬底201上，并于所述栅极导电层211的侧壁表面及上表面形成隔离结构212，于相邻所述隔离结构212之间更形成栓导电层216，且相邻所述栅极导电层211之间的所述栓导电层216彼此相连；所述栓导电层216的厚度大于所述隔离结构212的高度，所述隔离结构212包括第一保护层213、隔离层214及第二保护层215；其中，所述栓导电层216的所述第二侧面相对于所述第一侧面较不平整而具有边缘缝隙217。

如图3b所示，对所述栓导电层216进行第一刻蚀，第一刻蚀后所述栓导电层216的顶面高度小于等于所述隔离结构212的顶面高度，所述隔离结构212隔离所述栓导电层216的第一侧面。

如图3c所示，于所述隔离结构212的外露侧壁表面和上表面形成栓导电定义层218。

如图3d所示，对所述栓导电定义层218及栓导电层216进行第二刻蚀，以形成隔离槽219，其中，所述隔离槽219隔离所述栓导电层216的第二侧面。

如图3e所示，于所述栓导电层216的所述第二侧面及栓导电定义层218表面形成一栓导电隔离层222，所述栓导电隔离层222填充所述边缘缝隙217中，以形成突出结构221。

如图3f所示，对上一步骤所述结构进行厚度修正，以暴露出所述栓导电层216。

如图3g所示，对所述栓导电层216进行第三刻蚀，使得第三刻蚀后所述栓导电层216的顶面高度小于厚度修正后所述隔离结构212的顶面高度，并且小于厚度修正后所述栓导电隔离层222的顶面高度，以形成凹穴223。

如图3h所示，于所述凹穴223中填充金属垫层224，以形成所述晶体管结构的源极漏极。

需要说明的是，由于所述栓导电层的材料为多晶硅，所述栓导电隔离层的材料为氮化硅，故通过刻蚀去除所述多晶硅时，无法去除因氮化硅填充所形成的突出结构，使得后续形成的金属垫层不平整，导致金属垫层的电阻值偏高，进而影响所述金属垫层的导电性能。而实施例一由于在所述栓导电层侧壁表面形成一氧化硅牺牲层，使得突出结构的填充材料为氧化硅，在通过刻蚀去除所述多晶硅时，可直接去除氧化硅突出结构，从而使得后续形成的金属垫层平整，减小金属垫层电阻值，进而提高了金属垫层的导电性能。

实施例二

如图4所示，本实施例提供一种存储单元的制备方法，所述存储单元10的制备方法包括：

步骤S1：提供一如实施例一所述制备方法制备的晶体管结构100；

步骤S2：于所述晶体管结构100的金属垫层124上方形成电容结构300，以形成存储单元10。

通过上述制备方法制备的所述存储单元如图5所示，所述存储单元10包括：

一晶体管结构100；以及

形成于所述晶体管结构100的所述金属垫层124上方的电容结构300。

实施例三

本实施例提供一种存储器阵列，所述存储器阵列包括复数个如实施例二所述的存储单元。

综上所述，本实用新型的晶体管结构、存储单元、存储器阵列及其制备方法，具有以下有益效果：本实用新型通过在栓导电层的侧壁表面形成一牺牲层，使得所述牺牲层填充所述栓导电层边缘处的所述边缘缝隙以形成突出结构，并通过刻蚀工艺直接去除所述突出结构，使得后续形成的金属垫层表面平整，进而减小了金属垫层的电阻值，提高了所述金属垫层的导电能力。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。