于2017年2月22日提交的日本专利申请no.2017-030914的、包括说明书、附图和摘要的公开文本通过引用的方式将其全部并入本文。
本发明涉及一种半导体器件及其制造方法。
背景技术：
已知有一种包括电阻元件的半导体器件。包括电阻元件的常规半导体器件具有半导体基板、布线层、介电膜、构成电阻元件的导电膜和层间介电膜。
半导体基板具有第一表面。布线层布置在第一表面上方。介电膜布置在布线层上方。导电膜布置在介电膜上方。对于导电膜，使用诸如掺杂杂质的多晶硅(si)的半导体膜或诸如钨(w)的金属膜。层间介电膜被设置成覆盖介电膜和导电膜。
值得注意的是，专利文献1所描述的半导体器件(日本未经审查的专利申请公开no.2009-123734)是一种其中将空气间隙设置在层间介电膜内的半导体器件。在专利文献1所述的半导体器件中，空气间隙沿平行于密封环的方向布置，以防止裂纹在切割或封装时到达密封环。
技术实现要素：
当封装半导体器件时，与密封树脂收缩有关的应力和由封装的温度变化引起的应力有时会施加到半导体器件。在包括在半导体元件中的电阻元件中，电阻值会因这种应力而发生变化。例如，当将包括在半导体器件中的电阻元件用于片上振荡器时，由封装时施加的应力引起的电阻值的变化将导致片上振荡器的振荡频率的变化。
从下面的描述和附图中，其他目的和新的特征将变得明显。
一种根据实施例的半导体器件包括半导体基板、布线层、介电膜、导电膜和层间介电膜。半导体基板具有第一表面。布线层布置在第一表面上方。布线层具有第一部分和与第一部分分开的第二部分。导电膜布置在第一部分上方。导电膜布置在介电膜上方。层间绝缘膜覆盖介电膜和导电膜，并且位于第一部分和第二部分之间。空气间隙设置在位于第一部分和第二部分之间的层间介电膜内。空气间隙在与第一表面交叉的方向上延伸。
根据依据实施例的半导体器件，能够减少导电膜的电阻值的变化。
附图说明
图1是根据第一实施例的半导体器件的示意平面图；
图2是根据第一实施例的半导体器件的片上振荡器oco的横截面图；
图3是沿图2所示区域中的线iii-iii获得的放大横截面图；
图4是根据第一实施例的半导体器件的顶视图；
图5是示出根据第一实施例的半导体器件的制造方法的流程图；
图6是在根据第一实施例的半导体器件中执行前端步骤s1之后的横截面图；
图7是在根据第一实施例的半导体器件中执行第一层间膜形成步骤s21之后的横截面图；
图8是在根据第一实施例的半导体器件中执行接触插塞形成步骤s22之后的横截面图；
图9是在根据第一实施例的半导体器件中执行布线层形成步骤s23之后的横截面图；
图10是在根据第一实施例的半导体器件中执行第二层间介电膜形成步骤s24之后的横截面图；
图11是在根据第一实施例的半导体器件中执行通孔插塞形成步骤s25之后的横截面图；
图12是在根据第一实施例的半导体器件中执行介电膜形成步骤s26之后的横截面图；
图13是在根据第一实施例的半导体器件中执行导电膜形成步骤s27之后的横截面图；
图14是根据第一实施例在导电膜形成步骤s27之后执行第二层间介电膜形成步骤s24之后的横截面图；
图15是示出根据第一实施例的半导体器件的效果的示意图；
图16是根据第二实施例的半导体器件的片上振荡器oco的放大横截面图；
图17是沿图16中的线xvii-xvii获得的横截面图；和
图18是示出根据第二实施例的半导体器件的效果的示意图。
具体实施方式
在下文中，将参考附图描述优选实施例。注意，在下列附图中，相同或相应的部分用相同的参考数字表示，并且将不会重复其描述。
第一实施例
在下文中，将描述根据第一实施例的半导体器件的构成。
如图1所示，根据第一实施例的半导体器件包括例如存储单元mem、逻辑单元log、电源单元pow和片上振荡器单元oco。存储单元mem由例如静态随机存取存储器(sram)电路、动态随机存取存储器(dram)电路、闪速存储器等构成。逻辑单元log由例如互补金属氧化物半导体(cmos)逻辑电路等构成。
电源单元pow由例如调节器电路等构成。片上振荡器单元oco由包括电阻元件r的振荡器电路构成。片上振荡器单元oco产生时钟信号。该时钟信号被提供给存储单元mem、逻辑单元log等。存储单元、逻辑单元log等与时钟信号同步操作。
如图2所示，根据第一实施例的半导体器件在片上振荡器单元oco中包括半导体基板sub和布线部分wp。半导体基板sub具有第一表面fs和第二表面ss。第二表面ss是第一表面fs的相对侧的表面。第一表面fs是形成晶体管tr的一侧的表面。
晶体管tr由被布置成与半导体基板sub的第一表面fs接触的源区和漏区、夹在源区和漏区之间的布置在半导体基板sub的第一表面fs上方的栅极绝缘膜、和布置在栅极绝缘膜上方的栅极电极构成。
布线部分wp布置在半导体基板sub的第一表面fs上方。布线部分wp包括布线层wl、接触插塞cp、通孔插塞vp、层间介电膜ild、介电膜dl、导电膜cl和钝化膜pv。
布线层wl的数量可以是多个。用作布线层wl的材料是例如铝(al)、al合金等。层间介电膜ild设置在每个布线层wl之间，设置在位于最接近于半导体基板sub的第一表面fs的一侧的布线层wl与半导体基板sub和半导体基板sub的第一表面fs之间，然后设置在离半导体基板sub的第一表面fs最远的一侧的布线层wl上方。例如，可使用二氧化硅(sio2)作为层间介电膜ild。层间介电膜ild也可由多层不同的膜构成。
在最接近于半导体基板sub的第一表面fs上的布线层wl和晶体管tr的源区、漏区以及栅极电极通过接触插塞cp彼此电耦合。例如，可使用w作为接触插塞cp。各个布线层wl通过位于层间介电膜ild内的通孔插塞vp电耦合。例如，可使用w作为通孔插塞vp。
钝化膜pv布置在离半导体基板sub的第一表面fs最远的一侧的层间介电膜ild上方。钝化膜pv也可由多层构成。例如，可使用氮化硅(sin)、氮氧化硅(sion)或其他适当的材料作为钝化膜pv。
如图3所示，介电膜dl和导电膜cl设置在布线层wl之间。在下面的描述中，位于与介电膜dl和导电膜cl相比更接近于半导体基板sub的第一表面fs的一侧的布线层wl被称为下层布线层lwl。此外，位于与介电膜dl和导电膜cl相比离半导体基板sub的第一表面fs更远的一侧的布线层wl被称为上布线层uwl。下层布线层lwl可包括除了位于离半导体基板sub的第一表面fs最远的一侧的布线层以外的所有下层布线层lwl。
下层布线层lwl具有第一部分wl1、第二部分wl2和第三部分wl3。第一部分wl1与第二部分wl2和第三部分wl3分开设置。第一部分wl1设置在第二部分wl2和第三部分wl3之间。
第一部分wl1和第二部分wl2彼此相隔距离l1。第一部分wl1和第三部分wl3彼此相隔距离l2。在其中未形成导电膜cl的区域中，距离l1和距离l2小于布线间隔。第二部分wl2和第三部分wl3可以是虚设图案(dummypattern)。虚设图案是布线层wl的不传送电子信号的部分。
介电膜dl布置在下层布线层lwl上方。更具体地说，介电膜dl布置在第一部分wl1、第二部分wl2和第三部分wl3上方。例如，可使用sio2作为介电膜dl。导电膜cl布置在介电膜dl上方。导电膜cl通过通孔插塞vp电耦合到上层布线层uwl。导电膜cl构成片上振荡器的电阻元件r。
导电膜cl由导电材料形成。导电材料可以是金属材料。该金属材料不仅包括金属元素的纯物质和金属元素的合金，还包括含有金属元素组成成分的导电化合物。作为构成导电膜cl的金属材料，例如，可使用w、tin或其他金属。导电材料也可以是非金属材料。例如，可使用掺杂杂质的多晶si作为导电膜cl的非金属材料。
位于下层布线层lwl和上层布线层uwl之间的层间介电膜ild覆盖介电膜dl和导电膜cl。层间介电膜ild填充第一部分wl1和第二部分wl2之间的间隔以及第一部分wl1和第三部分wl3之间的间隔。
空气间隙ag设置在层间介电膜ild内。空气间隙ag是形成在层间介电膜内的密封空间。空气间隙ag设置在位于第一部分wl1和第二部分wl2之间的层间介电膜ild内。空气间隙ag也可能设置在位于第一部分wl1和第二部分wl2之间的层间绝缘膜ild之间。
空气间隙ag在与半导体基板sub的第一表面fs交叉的方向上延伸。优选地，空气间隙ag在正交于半导体基板sub的第一表面fs的方向上延伸。空气间隙ag延伸到达面对导电膜cl的位置。更优选地，空气间隙ag延伸越过面对导电膜cl的位置。在这里，面对导电膜cl是指该位置在高度方向(正交于半导体基板sub的第一表面fs的方向)上等于导电膜cl。
如图4所示，(在图4中，为了使下层布线层lwl的平面形状更清楚，省略了下层布线层lwl的上层侧的结构，并且导电膜cl的位置用虚线未出)，在平面图中(从正交于半导体基板sub的第一表面fs的方向上看)，空气间隙ag也设置在导电膜cl的四侧。从另一角度来看，在平面图中空气间隙ag还可被设置为包围导电膜cl。
在下文中，将描述根据第一实施例的半导体器件的制造方法。
如图5所示，根据第一实施例的半导体器件的制造方法包括前端步骤s1和后端步骤s2。
后端步骤s2包括第一层间介电膜形成步骤s21、接触插塞形成步骤s22、布线层形成步骤s23、第二层间介电膜形成步骤s24、通孔插塞形成步骤s25、介电膜形成步骤s26、导电膜形成步骤s27和钝化膜形成步骤s28。
如图6所示，在前端步骤s1中，在半导体基板sub的第一表面fs的一侧形成晶体管tr。前端步骤s1用常规方法执行。
换句话说，通过例如离子注入，执行构成晶体管tr的源区和漏区的形成。此外，通过例如热氧化半导体基板sub的第一表面fs，执行构成晶体管tr的栅极绝缘膜的形成。通过例如在栅极绝缘膜上方沉积掺杂杂质的多晶si，同时用光刻图案化沉积的多晶si，来执行构成晶体管tr的栅极电极的形成。
如图7所示，在第一层间介电膜形成步骤s21中，在半导体基板sub的第一表面fs上方形成层间介电膜ild。通过化学气相沉积(cvd)来在半导体基板sub的第一表面fs上方沉积层间介电膜ild的材料，同时通过化学机械抛光(cmp)或其他平坦化方法来平坦化层间介电膜ild的沉积材料，来执行层间介电膜的形成。
如图8所示，在接触插塞形成步骤s22中，在位于最接近于半导体基板sub的第一表面sf的一侧的层间介电膜ild内，形成接触插塞cp。
在接触插塞cp的形成中，在位于源区、漏区和栅极电极上方的层间介电膜ild中，打开第一接触孔。接触孔的开口通过例如各向异性刻蚀诸如反应离子刻蚀(rie)来执行。
在接触插塞cp的形成中，用接触插塞cp的材料填充第二接触孔。通过cvd或其他适当的方法沉积接触插塞cp的材料。
在布线层形成步骤s23中，如图9所示，在层间介电膜ild上方形成布线层wl。通过溅射或其他适当的方法在层间介电膜ild上方沉积布线层wl的材料，同时通过光刻图案化布线层wl的沉积材料，来执行布线层wl的形成。
在第二层间介电膜形成步骤s24中，如图10所示，在布线层wl上形成层间介电膜ild。以与第一层间介电膜形成步骤s21的相同方式来执行层间介电膜ild的形成。在通孔插塞形成步骤s25中，如图11所示，在层间介电膜ild内形成通孔插塞vp。以与接触插塞形成步骤s22中的形成接触插塞cp的相同方式来执行通孔插塞vp的形成。
通过重复布线层形成步骤s23、第二层间介电膜形成步骤s24和通孔插塞形成步骤s25，形成多个布线层wl、设置在每个布线层wl之间的层间介电膜ild、和使各个布线层wl电耦合的通孔插塞vp。注意，下文所述的介电膜形成步骤s26和导电膜形成步骤s27至少执行一次。
在钝化膜形成步骤s28中，在位于离半导体基板sub的第一表面fs最远的一侧的层间介电膜ild上方，形成钝化膜pv。以这种方式，形成图2所示的根据第一实施例的半导体器件的结构。通过cvd或其他适当的方法沉积钝化膜pv的材料来执行钝化膜pv的形成。
在下文中，将详细描述介电膜形成步骤s26和导电膜形成步骤s27。
如图12所示，在介电膜形成步骤s26中，在布线层wl上方形成介电膜dl。通过cvd或其他适当的方法在布线层wl上方沉积介电膜dl的材料，执行介电膜dl的形成。
如图13所示，在导电膜形成步骤s27中，在介电膜dl上方形成导电膜cl。通过溅射或其他适当的方法沉积导电膜cl的材料，同时用光刻图案化导电膜cl的沉积材料，执行导电膜cl的形成。
在导电膜形成步骤s27之后，执行第二层间介电膜形成步骤s24。如上所述，在其中没有形成导电膜cl的区域中，第一部分wl1和第二部分wl2之间的距离l1以及第一部分wl1和第三部分wl3之间的距离l2这两者都小于布线间隔。
因此，如图14所示，在导电膜形成步骤s27之后执行的第二层间介电膜形成步骤s24中，第一部分wl1和第二部分wl2之间的间隔以及第一部分wl1和第三部分wl3之间的间隔没有完全由层间介电膜ild的材料填充。因此，在导电膜形成步骤s27之后执行的第二层间介电膜形成步骤s24中，在位于第一部分wl1和第二部分wl2之间的层间介电膜ild内和在位于第一部分wl1和第三部分wl3之间的层间介电膜ild内，形成空气间隙ag。换句话说，在导电膜形成步骤s27之后执行的第二层间介电膜形成步骤s24包括产生空气间隙ag的空气间隙形成步骤s24a。
在下文中，将描述根据第一实施例的半导体器件的效果。
根据第一实施例的半导体器件通过用密封树脂模制而被封装。假定封装的温度变化是△t，并且导电膜cl的热膨胀系数是α。由于封装的温度变化，导电膜cl往往会膨胀α×△t。
当在根据第一实施例的半导体器件中不设置空气间隙ag时，导电膜cl的变形会受到覆盖导电膜cl的层间介电膜ild的限制。为此，由于封装的温度变化，会将应力-α×e×△t(其中e是导电膜cl的杨氏模量)施加于导电膜cl。
密封树脂在固化时会收缩。当不设置空气间隙ag时，与密封树脂固化时收缩有关的应力通过层间介电膜ild传送到导电膜cl。为此，当在根据第一实施例的半导体器件中不设置空气间隙ag时，存在在封装后导电膜cl的电阻值会改变的风险。
在根据第一实施例的半导体器件中，当设置空气间隙ag时，即使施加了封装时产生的应力(用图15中的箭头表示)，空气间隙ag由于应力而变形，如图15所示(变形后的空气间隙ag的形状用图15中的虚线表示)，使得应力不可能传送到导电膜cl。结果，在根据第一实施例的半导体器件中，封装后导电膜cl的电阻值不可能改变。
如上所述，在根据第一实施例的半导体器件中，能够减少封装后在导电膜cl中发生的电阻值的变化。
当包括在根据第一实施例的半导体器件中的片上振荡器的电阻元件r由导电膜cl构成时，减少了封装后在导电膜cl中发生的电阻值的变化。结果，在封装后，能够减少包括在根据第一实施例的半导体器件中的片上振荡器的振荡频率的变化。
当空气间隙ag延伸到达面对导电膜cl的位置时(或当空气间隙ag延伸越过面对导电膜cl的位置时)，与封装中的温度变化有关的导电膜cl的变形不太可能受到环境限制。因此，在这种情况下，能够进一步减少封装后导电膜cl的电阻值的变化。
与非金属材料相比，与温度变化有关的金属材料的电阻值变化较小。为此，当在根据第一实施例的半导体器件中导电膜cl由金属材料构成时，能够减少与半导体器件的使用环境温度的变化有关的导电膜cl的电阻值的变化。
氮化钛是一种电阻值随温度变化而变化特别小的材料。为此，当在根据第一实施例的半导体器件中导电膜cl由氮化钛构成时，能够减少与半导体器件的使用环境温度的变化有关的导电膜cl的电阻值的变化。
在封装期间，应力能够在不同的方向上施加到导电膜cl。在根据第一实施例的半导体器件中，当在平面图中将空气间隙ag设置在导电膜cl的四侧(或将空气间隙ag设置成围绕导电膜cl)时，能够减轻在封装期间在不同方向上发生的应力。因此，在这种情况下，能够进一步减少封装后导电膜cl的电阻值的变化。
在根据第一实施例的半导体器件中，当第二部分wl2和第三部分wl3是虚设图案时，无论用于传送电子信号的布线层wl的布局如何，都能够在所需位置中形成空气间隙ag。换句话说，在这种情况下，在保持布线层wl的布局的灵活性同时，能够减少封装后导电膜cl的电阻值的变化。此外，在这种情况下，能够将空气间隙ag仅形成在其中需要减轻应力的区域中，因此能够最小化与空气间隙ag的形成有关的漏电流的增加。
第二实施例
如图16和17所示，根据第二实施例的半导体器件包括：包括第一部分wl1、第二部分wl2和第三部分wl3的下层布线层lwl；布置在第一部分wl1上方的介电膜dl；布置在介电膜dl上方的导电膜cl；和覆盖介电膜dl和导电膜cl的层间介电膜ild。在这方面，根据第二实施例的半导体器件与根据第一实施例的半导体类似。
另一方面，在第二实施例的半导体器件中，空气间隙ag设置在位于第一部分wl1和第二部分wl2之间的层间介电膜ild内，而不设置在位于第一部分wl1和第三部分wl3之间的层间介电膜ild内。换句话说，在根据第二实施例的半导体器件中，在平面图中，空气间隙ag不设置在导电膜cl的四侧。在这方面，根据第二实施例的半导体器件不同于根据第一实施例的半导体器件。
在根据第二实施例的半导体器件中，第一部分wl1和第二部分wl2之间的距离l1小于第一部分wl1和第三部分wl3之间的距离l2。在距离l1小于距离l2的情况下，这包括不设置第三部分wl3的情况。在没有形成导电膜cl的区域中，距离l1小于布线间隔。另一方面，在没有形成导电膜cl的区域中，距离l2等于或大于布线间隔。
为此，层间介电膜ild能完全填充第一部分wl1和第二部分wl2之间的空间，但可能不能完全填充第一部分wl1和第二部分wl2之间的空间。因此，空气间隙ag设置在位于第一部分wl1和第二部分wl2之间的层间介电膜ild内，但不设置在位于第一部分wl1和第三部分wl3之间的层间介电膜ild内。
根据在根据第二实施例的半导体器件中的、在平面图中在其上方布置导电膜cl的位置，可确定其中设置空气间隙ag的位置以及其中不设置空气间隙ag的位置。例如，当在平面图中导电膜cl位于根据第二实施例的半导体器件的右上角附近时，如图8所示，在平面图中，空气间隙ag也可以位于导电膜cl的上方和右侧。
根据第二实施例的半导体器件的制造方法类似于根据第一实施例的半导体器件的制造方法。然而，在根据第二实施例的半导体器件的制造方法中，在介电膜形成步骤s26之前执行的布线层形成步骤s23中，布线层wl以距离l1小于距离l2方式形成。
在封装期间，应力差取决于在平面图中根据第二实施例的半导体器件的位置。例如，在平面图中，在根据第二实施例的半导体器件的右上角附近，如图18所示(应力的方向用图18中的箭头所示)，来自左边和下方的应力不太可能影响根据第二实施例的半导体器件。因此，在本示例中，即使在平面图中不在导电膜cl的左边和下边设置空气间隙ag，也不会由于与封装的温度变化有关的应力而出现导电膜cl的电阻值的变化。
如上所述，在第二实施例的半导体器件中，空气间隙ag只设置在其中需要缓解与封装的温度变化有关的应力的方向上，不设置在其他方向上，以在根据第二实施例的半导体器件中实现空间节省。此外，在根据第二实施例的半导体器件中，空气间隙ag不设置在其中不太必要缓解应力的位置，以在最小化布线之间的漏电流的同时实现应力缓解。
虽然基于实施例具体描述了本发明人的发明，但本发明不限于示例性实施例。显然，对于本领域技术人员来说，可以在不偏离本发明的范围的情况下进行各种修改和变形。