本发明涉及半导体技术领域，尤其涉及一种半导体封装结构和基板结构。
背景技术：
半导体封装不仅可以为半导体晶粒提供环境污染物的保护，而且还可以提供半导体封装所封装的半导体晶粒与基板(例如印刷电路板(pcb，printedcircuitboard))之间的电连接。例如，半导体晶粒可以封装在封装材料(encapsulatingmaterial)中，并且以迹线(trace)电连接到基板。
然而，这样的半导体封装的问题在于在封装过程中半导体封装经受了不同的温度。由于各种基板和半导体晶粒材料的不同热膨胀系数(cte，coefficientsofthermalexpansion)，半导体封装可能会承受很高地应力。结果，半导体封装可能会出现翘曲(warping)或破裂(cracking)，从而可能损坏半导体晶粒和基板之间的电连接，并且可能降低半导体封装的可靠性。
在相对较大的封装，例如50mm×50mm或更大的封装的情况中，这种问题更加严重。因此，希望有一种新型的半导体封装结构。
技术实现要素：
有鉴于此，本发明提供一种半导体封装结构和基板结构，以降低半导体封装出现翘曲或破裂的问题的可能性，提高半导体封装的可靠性。
根据本发明的第一方面，公开一种半导体封装结构，包括：
基板，具有第一表面和与所述第一表面相对的第二表面，其中所述基板包括布线结构；
第一半导体晶粒，设置在所述基板的第一表面上，并电耦合至所述布线结构；
第二半导体晶粒，设置在所述基板的第一表面上，并电耦合至所述布线结构，其中所述第一半导体晶粒和所述第二半导体晶粒之间设有模制材料分隔；以及
第一孔和第二孔，形成在所述基板的第二表面上。
根据本发明的第二个方面，公开一种半导体封装结构，包括：
基板，具有布线结构；
第一半导体晶粒，设置在所述基板上，并电耦合至所述布线结构；
第二半导体晶粒，设置在所述基板之上，并电耦合至所述布线结构，其中，所述第一半导体晶粒和所述第二半导体晶粒并排布置；以及
多个孔，形成在所述基板的表面上，其中所述孔位于所述基板上的所述第一半导体晶粒和所述第二半导体晶粒的投影内。
根据本发明的第三个方面，公开一种基板结构，包括：
布线结构，布置在基板中，其中所述布线结构耦合到布置在所述基板上方的多个半导体晶粒；以及
多个孔，形成在所述基板的表面上，其中所述孔位于所述基板上的所述半导体晶粒的投影内。
本发明的半导体封装结构由于包括设置在基板的第二表面上的第一孔和第二孔，可以帮助释放基板中的应力，特别是集中在两个半导体晶粒之间的界面下方的区域中的应力。由于基板和半导体晶粒的不同热膨胀系数，半导体封装结构可能受到很高地应力，形成在基板中的孔可以给基板的形变留出空间，解决由热膨胀系数不匹配引起的翘曲或开裂的问题。因此，将降低半导体封装结构内部的电连接损坏的可能性，并且可以提高半导体封装结构的可靠性和寿命。
在阅读了随后以不同附图展示的优选实施例的详细说明之后，本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。
附图说明
图1a是根据本发明的一些实施例的半导体封装结构的横截面图；
图1b是根据本发明的一些其他实施例的半导体封装结构的横截面图；
图1c是图1a所示的半导体封装结构的基板中孔的布置的平面图；
图2a至2b是示出根据本发明的一些实施例的半导体封装结构的基板中孔的形状的平面图；
图3a至3b是示出根据本发明的一些实施例的半导体封装结构的基板中的孔的布置的平面图；
图4a至4b是示出根据本发明的一些实施例的半导体封装结构的基板中的孔的位置的平面图；
图5是示出根据本发明的一些实施例的半导体封装结构的基板中的孔的位置的平面图。
具体实施方式
在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中，术语“包含”和“包括”被用于开放式类型，因此应当被解释为意味着“包含，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。
以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。
下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
图1a是根据本发明的一些实施例的半导体封装结构100a的横截面图。图1c是图1a所示的半导体封装结构100a的基板101中的孔布置的平面图，并且图1a是沿着图1c中的虚线i-i'截取的半导体封装结构100a的横截面图。
附加的特征可以添加到半导体封装结构100a。对于不同的实施例，下面描述的一些特征可以替换或消除。为了简化图示，在图1a和1c中仅示出了半导体封装结构100a的一部分。在一些实施例中，半导体封装结构100a可以包括晶圆级(wafer-level)半导体封装，例如倒装芯片(flip-chip)半导体封装。
参照图1a至1c，半导体封装结构100a可以安装在基座(图未示)上。在一些实施例中，半导体封装结构100a可以是系统级芯片(soc，system-on-chip)封装结构。而且，基座可以包括印刷电路板(pcb，printedcircuitboard)并且可以由聚丙烯(pp，polypropylene)形成。在一些实施例中，基座可以包括封装基板。半导体封装结构100a通过接合(bonding)工艺安装在基座上。例如，半导体封装结构100a包括凸块结构111。在一些实施例中，凸块结构111可以是导电球结构(例如球栅阵列(bga，ballgridarray))，导电柱(pillar)结构或导电膏(paste)结构，并且通过接合工艺电耦合到基座。
在本实施例中，半导体封装结构100a包括基板101。基板101中具有布线(wiring)结构。在一些实施例中，基板101中的布线结构是扇出(fan-out)结构，并且可以包括一个或多个导电焊盘103、导电通孔105、导电层107和导电柱109。在这种情况下，基板101中的布线结构可以设置在一个或多个金属间介电(imd，inter-metaldielectric)层中。在一些实施例中，imd层可以由有机材料形成，所述有机材料包括聚合物基础材料(polymerbasematerial)，包括氮化硅(sinx)、氧化硅(siox)、石墨烯等的非有机材料(non-organicmaterial)。例如，imd层由聚合物基材制成。应该注意的是，图中示出的imd层、导电焊盘103、导电通孔105、导电层107和导电柱109的数量和构造仅是一些示例，而不是对本发明的限制。
此外，半导体封装结构100a还包括通过多个导电结构119接合到基板101上的第一半导体晶粒115a和第二半导体晶粒115b。基板101具有第一表面101a和与第一表面101a相对的第二表面101b，其中第一表面101a面向第一半导体晶粒115a和第二半导体晶粒115b，并且第二表面101b面向上述基座。导电结构119设置在第一表面101a之上并且在第一半导体晶粒115a和第二半导体晶粒115b之下，并且凸块结构111设置在基板101的第二表面101b上。
在一些实施例中，第一半导体晶粒115a和第二半导体晶粒115b通过导电结构119和基板101中的布线结构电耦合到凸块结构111。另外，导电结构119可以是可控塌陷芯片连接(c4，controlledcollapsechipconnection)结构。应该注意的是，集成在半导体封装结构100a中的半导体晶粒的数量不限于本实施例中公开的半导体晶粒的数量。
在一些实施例中，第一半导体晶粒115a和第二半导体晶粒115b是有源器件(activedevice)。例如，第一半导体晶粒115a和第二半导体晶粒115b可以是逻辑晶粒，包括中央处理单元(cpu，centralprocessingunit)，图形处理单元(gpu，graphicsprocessingunit)，动态随机存取存储器(dram，dynamicrandomaccessmemory)控制器或上述这些任意组合。在一些其他实施例中，一个或多个无源器件(passivedevice)也接合到基板101上。
第一半导体晶粒115a和第二半导体晶粒115b并排(side-by-side)布置。在一些实施例中，第一半导体晶粒115a和第二半导体晶粒115b由模制材料(moldingmaterial)117分隔开。模制材料117围绕第一半导体晶粒115a和第二半导体晶粒115b，并且毗连(adjoin)于第一半导体晶粒115a和第二半导体晶粒115b的侧壁。在一些实施例中，模制材料117包括非导电材料，例如环氧树脂，树脂，可模制聚合物或另一合适的模制材料。在一些实施例中，模制材料117在为大量液体时施加，然后通过化学反应固化。在一些其他实施例中，模制材料117是作为凝胶或可延展固体施加的紫外(uv，ultraviolet)固化聚合物或热固化聚合物，然后通过uv或热固化过程固化。模制材料117可以用模具(图未示)固化。
在一些实施例中，第一半导体晶粒115a和第二半导体晶粒115b背对着基板101的第一表面101a的表面由模制材料117暴露，这样使得散热装置(图未示)可以直接附接到第一半导体晶粒115a和第二半导体晶粒115b的表面。因此，可以提高半导体封装结构100a的散热效率，这种结构是大功率应用的优选，特别是对于大尺寸半导体封装结构，例如50mm×50mm的封装结构。
半导体封装结构100a还包括布置在模制材料117、第一半导体晶粒115a和第二半导体晶粒115b之下，并且在导电结构119之间的聚合物材料121。半导体封装结构100a还包括插入在基板101的第一表面101a和聚合物材料121之间的底部填充层123。此外，基板101还可以包括重分布层结构120，重分布层结构120位于导电柱109之上，并位于底部填充层123之下，重分布层结构120电连接导电柱109和导电结构119，从而使第一半导体晶粒115a和第二半导体晶粒115b电耦合到凸块结构111。在一些实施例中，第一半导体晶粒115a、第二半导体晶粒115b和模制材料117由底部填充层123包围。聚合物材料121和底部填充层123设置为补偿基板101、导电结构119、第一半导体晶粒115a和第二半导体晶粒115b之间的不同热膨胀系数(cte，coefficientsofthermalexpansion)。
另外，半导体封装结构100a包括通过黏合层(adhesivelayer)112附接到基板101的第一表面101a的框架(frame)113。第一半导体晶粒115a和第二半导体晶粒115b由框架113和黏合层112所包围。在一些实施例中，框架113和黏合层112通过间隙(gap)与底部填充层121分离。基板101具有第一边缘101e1和与第一边缘101e1相对的第二边缘101e2。在一些实施例中，第一边缘101e1和第二边缘101e2与框架113的侧壁和黏合层112共面。
仍然参照图1a，半导体封装结构100a的基板101包括形成在第二表面101b上的第一孔110a和第二孔110b。在一些实施例中，第一孔110a和第二孔110b中的至少一个从第二表面101b穿透基板101到第一表面101a。尽管图1a所示的第一孔110a和第二孔110b贯穿基板101，但在其他一些实施例中，第一孔110a和第二孔110b都不从第二表面101b穿透到第一表面101a。也就是说，第一孔110a和第二孔110b可以是通孔或盲孔，或者其中一个是通孔而另一个是盲孔。并且孔可以是台阶孔、沉孔等。在一些实施例中，第一半导体晶粒115a覆盖第一孔110a，并且第二半导体晶粒115b覆盖第二孔110b。换句话说，第一孔110a位于基板101上的第一半导体晶粒115a的投影内，并且第二孔110b位于基板101上的第二半导体晶粒115b的投影内，其中投影的方向是从第一半导体晶粒115a和第二半导体晶粒115b的上方竖直向下的。
具体地，在第一半导体晶粒115a和第二半导体晶粒115b之间具有中心线c-c’。其中中心线c-c’到第一半导体晶粒115a和第二半导体晶粒115b的距离可以相等。第一孔110a设置为比基板101的第一边缘101e1更靠近中心线c-c’，并且第二孔110b设置为比基板101的第二边缘101e2更靠近中心线c-c’。虽然在图1a所示的基板101中只有两个孔，但应该注意的是，本发明的其他实施例中对于在基板101中形成的孔的数目没有限制。
在一些实施例中，第一孔110a和第二孔110b通过激光钻孔(laserdrilling)工艺或其他适用的工艺形成。应该注意的是，第一孔110a和第二孔110b可以通过与基板101的布线结构中的导电柱109相同的成形工艺来形成。此外，第一半导体晶粒115a和第二半导体晶粒115b是在基板101中形成孔之后再接合到基板101。因此，可以防止第一半导体晶粒115a和第二半导体晶粒115b的损坏。
参考图1c，图1c是图1a中所示的半导体封装结构100a的基板101中的孔的布置的平面图，并且图1a是沿着图1c中的虚线i-i'截取的半导体封装结构100a的横截面图。应该注意的是，图1c是从半导体封装结构100a的底部看的平面图。换句话说，图1c是从基板101的第二表面101b看过去的平面图，而第二表面101b上设置有凸起结构111。特别地，为了简洁起见图1c中省略了凸块结构111。
如图1c所示，基板101包括多于两个的孔。特别地，基板101还包括形成在第二表面101b上的第三孔110c和第四孔110d。第一半导体晶粒115a覆盖第三孔110c，并且第二半导体晶粒115b覆盖第四孔110d。另外，基板101具有中心101c，并且第一孔101a，第二孔101b，第三孔110c以及第四孔110d设置为比基板101的第一边缘101e1和第二边缘101e2更靠近中心101c的位置。其中中心101c可以位于中心线c-c’上，并且可以与第一半导体晶粒115a和第二半导体晶粒115b的上下边缘等距。此外，从一个方向上(例如从图中的横向)看，第一孔110a和第二孔110b成一排，第三孔110c和第四孔110d成一排，并且这两排相互平行且垂直于中心线c-c’。从另一个方向上(例如从图中的竖向)看，第一孔110a和第三孔110c成一排，第二孔110b和第四孔110d成一排，并且这两排相互平行且平行于中心线c-c’。也就是每排的孔的数量可以是相同，当然，每排的孔的数量也可以是不同的，还可以设置第五孔、第六孔、第七孔、第八孔等等。此外，第一孔110a可以与第二孔110b关于中心线c-c’对称地设置，第三孔110c可以与第四孔110d关于中心线c-c’对称地设置，第一孔110a和第三孔110c可以与第二孔110b和第四孔110d关于中心线c-c’对称地设置。第一孔110a可以与第四孔110d关于中心101c对称地设置，第二孔110b可以与第三孔110c关于中心101c对称地设置。本实施例中孔对称地设置可以提高封装结构的稳定性，并且方便生产制造。
形成在基板101中的孔，例如第一孔110a、第二孔110b、第三孔110c和第四孔110d设计为释放(release)基板101中的应力，特别是集中于两个半导体晶粒(即第一半导体晶粒115a和第二半导体晶粒115b)之间的交界面(interface)之下的区域的应力。由于基板101和半导体晶粒的热膨胀系数(cte)不同，半导体封装结构100a可能受到很高地应力，因此形成在基板101中的孔可以解决因cte不匹配(mismatch)引起的翘曲(warping)或开裂(cracking)的问题。具体地，孔的设置给基板的形变留出了空间。例如当半导体封装结构受热时，基板和半导体晶粒会受热膨胀，因基板和半导体晶粒的热膨胀系数不同，基板和半导体晶粒产生的形变将不同，若未设置孔，则基板可能形变过大而产生翘曲或开裂，或者与半导体晶粒之间的电接触出现故障。而本实施例中孔的设置将会给基板的形变提供空间，基板在产生形变时，可以向孔中的区域延伸，从而释放基板中的应力。因此，半导体封装结构100a内的电连接可能不会因翘曲或开裂而损坏，半导体封装结构100a的可靠性可能会增加。
图1b是根据本发明的一些其他实施例的半导体封装结构100b的横截面图。为了简洁起见，在下文实施例中省略了与之前参照图1a所描述的相同或相似的元件的描述。
如图1b所示，半导体封装结构100b包括填充在第一孔110a和第二孔110b中的应力缓冲层125。应力缓冲层125由诸如硅树脂(siliconeresin)或橡胶(rubber)的聚合物材料制成。在一些实施例中，应力缓冲层125由诸如味之素复合薄膜(abf，ajinomotobuild-upfilm)之类的有机树脂制成。
此外，应力缓冲层125可以通过旋涂(spincoating)工艺形成。在一些其他实施例中，应力缓冲层125的材料可以分配在第一孔110a和第二孔110b中，并且可以去除应力缓冲层125的材料的多余部分。在一些实施例中，应力缓冲层125可以在将第一半导体晶粒115a和第二半导体晶粒115b接合到基板101之前形成。
在一些实施例中，应力缓冲层125可填充第一孔110a和第二孔110b，并且应力缓冲层125的表面与基板101的第二表面101b齐平。在一些其他实施例中根据实际的制造工艺，应力缓冲层125的表面可能不与基板101的第二表面101b齐平。
使用应力缓冲层125填充第一孔110a和第二孔110b可以提供如下优点：在基板101的处理(handling)工艺期间防止杂质和灰尘落入第一孔110a和第二孔110b中。此外，半导体封装结构100b的热膨胀系数不匹配所导致的翘曲或开裂问题可通过形成于基板101中的孔(包括第一孔110a与第二孔110b)及应力缓冲层125来解决。因此，半导体封装结构100b内的电连接可能不会因翘曲或开裂而损坏，半导体封装结构100b的寿命(lifespan)可能会增加。
图2a是示出根据本发明一些实施例的半导体封装结构200a的基板201a中的孔的形状的平面图，图2b是示出根据本发明一些实施例的半导体封装结构200b的基板201b中的孔的形状的平面图。为了简洁起见，在下文实施例中省略了与之前参照图1c所描述的相同或相似的元件的描述。
参照图2a，半导体封装结构200a具有在基板201a中的孔a，b，c，d，e，f，g，h，i，j，k和l，基板201a中的孔的数量远大于半导体封装结构100a的基板101中的孔的数量。如图2a所示，第一半导体晶粒115a覆盖孔a，b，c，d，e和f，并且第二半导体晶粒115b覆盖孔g，h，i，j，k和l。换句话说，孔a-f位于基板201a上的第一半导体晶粒115a的投影内，并且孔g-l位于基板201a上的第二半导体晶粒115b的投影内。
具体地，孔a，b和c排列成第一排，孔d，e和f排列成第二排，孔g，h和i排列成第三排，孔j，k和l排列在第四排中。第一排，第二排，第三排和第四排平行于第一半导体晶粒115a和第二半导体晶粒115b的中心线c-c’。
参照图2b，半导体封装结构200b中的基板201b具有与基板201a的孔a-l相同的方式布置的孔a，b，c，d，e，f，g，h，i，j，k和l。基板201a和基板201b之间的区别在于，在平面图中，孔a-1具有圆形形状。与在平面图中具有矩形形状的基板201a中的孔a-l相比，由于孔a-1为圆形，能够防止集中在基板201b中的孔a-l的角落处的应力问题。因此，可以进一步减少半导体封装结构200b的基板201b产生开裂问题的可能性。
在一些实施例中，应力缓冲层可以可选地形成在半导体封装结构200a的孔a-l中以及半导体封装结构200b的孔a-1中。应该注意的是，在图2a的平面图中，孔a-l关于中心线c-c’对称地设置，并且在图2b的平面图中，孔a-1关于中心线c-c’对称地设置。在其他一些实施例中，在图2a的平面图中，孔a-l关于基板201a的中心201c对称地设置，并且在图2b的平面图中，孔a-l关于基板201b的中心201c’对称地设置。
图3a是示出根据与本发明的一些实施例的半导体封装结构300a的基板301a中的孔的布置的平面图，并且图3b是示出根据与本发明的一些实施例的半导体封装结构300b的基板301b中的孔的布置的平面图。为了简洁起见，在下文实施例中省略了与之前参照图2a所描述的相同或相似的元件的描述。
参照图3a，半导体封装结构300a在基板301a中具有孔a，b，c，d，e和f。第一半导体晶粒115a覆盖孔a，b和c，并且第二半导体晶粒115b覆盖孔d，e和f。换句话说，孔a-c位于基板301a上的第一半导体晶粒115a的投影内，并且孔d-f位于基板301a上的第二半导体晶粒115b的投影内。
应该注意的是，孔a-f径向地围绕基板301a的中心301c布置。也就是说，孔a-f中的每一个的中心到中心301c的距离是相等的。在一些其他实施例中，孔a-f径向围绕中心布置，并且该中心位于第一半导体晶粒115a和第二半导体晶粒115b之间。
与图2a的半导体基板200a相比，具有径向围绕排列的孔a-f的半导体封装结构300a的基板301a中的应力能够更有效地释放。换句话说，为了获得与半导体封装结构200a相同的应力释放效果，半导体封装结构300a的基板301a中的孔的数量可以小于半导体封装结构200a的基板201a中的孔的数量。然而，具有平行于中心线c-c’排列的孔a-l的半导体封装结构200a的基板201a比具有径向围绕排列的孔a-f的半导体封装结构300a的基板301a更容易制造。
参考图3b，半导体封装结构300b中的基板301b具有在基板301b中交错(stagger)布置的孔a，b，c，d，e，f，g，h，i，j，k，l，m和n。具体而言，孔a-g被第一半导体晶粒115a覆盖并且沿中心线c-c’的方向交错布置，孔h-n被第二半导体晶粒115b覆盖并且沿着中心线c-c’的方向交错布置。具体的，从一个方向上(例如从图中的横向)看，孔c、j成一排，孔a、f、h、m成一排，孔d、k成一排，孔b、g、i、n成一排，孔e、l成一排，并且这五排相互平行且垂直于中心线c-c’。从另一个方向上(例如从图中的竖向)看，孔a、b成一排，孔c、d、e成一排，孔f、g成一排，孔h、i成一排，孔j、k、l成一排，孔m、n成一排，并且这六排相互平行且平行于中心线c-c’。也就是说，每排的孔的数量可以不相同。
与图2a中的半导体封装结构200a以及图3a中的半导体封装结构300a相比，半导体封装结构300b的基板301b可以结合上述半导体封装结构200a的基板201a的孔的布置以及半导体封装结构300a的基板301a的孔的布置的有益效果。具体而言，可以容易地制造基板301b中的孔a-n，并且可以高效地释放基板301b中的应力。
在一些实施例中，应力缓冲层可以可选地形成在半导体封装结构300a的孔a-f和半导体封装结构300b的孔a-n中。应该注意的是，孔a-f在图3a的平面图中关于中心线c-c’对称地设置，并且孔a-n在图3b的平面图中关于中心线c-c’对称地设置。在其他一些实施例中，在图3a的平面图中孔a-f关于基板301a的中心301c对称地设置，并且在图3b的平面图中孔a-n关于基板301b的中心301c’对称地设置。
此外，图5是示出根据与本发明的一些实施例的半导体封装结构500a的基板501a中的孔的布置的平面图。为了简洁起见，在下文实施例中省略了与之前参照图2a所描述的相同或相似的元件的描述。
参照图5，半导体封装结构500a在基板501a中具有在基板501a中交错布置的孔a，b，c，d，e和f。第一半导体晶粒115a覆盖孔a，c和e，并且第二半导体晶粒115b覆盖孔b，d和f。换句话说，孔a，c和e位于基板501a上的第一半导体晶粒115a的投影内，并且孔b，d和f位于基板501a上的第二半导体晶粒115b的投影内。
具体的，从一个方向上(例如从图中的横向)看，孔a、b成一排，孔e、f成一排，孔c、d成一排,并且这三排相互平行且垂直于中心线c-c’。从另一个方向上(例如从图中的竖向)看，孔a、c成一排，孔b、d成一排，并且这两排相互平行且平行于中心线c-c’，而孔e不与孔a、c在一排，孔f不与孔b、d在一排。也就是说，从一个方向上每排的孔的数量可以是相同的，而从另一个方向上每排的孔的数量可以是不同的。
半导体封装结构500a的基板501a可以结合上述半导体封装结构200a的基板201a的孔的布置以及半导体封装结构300a的基板301a的孔的布置的有益效果。具体而言，可以容易地制造基板501a中的孔a-f，并且可以高效地释放基板501a中的应力。
在一些实施例中，应力缓冲层可以可选地形成在半导体封装结构500a的孔a-f中。应该注意的是，孔a-f在图5的平面图中关于中心线c-c’对称地设置。在其他一些实施例中，在图5的平面图中孔a-f关于基板301a的中心301c对称地设置。
图4a是示出了本发明的一些实施例的半导体封装结构400a的基板401a中的孔的位置的平面图，并且图4b是示出了本发明的一些实施例的半导体封装结构400b的基板401b中的孔的位置的平面图。为了简洁起见，在下文实施例中省略了与之前参照图2a所描述的相同或相似的元件的描述。
参照图4a，半导体封装结构400a中的基板401a具有与图2a中所示的半导体封装结构200a中的孔a-l相同的方式布置的孔a，b，c，d，e，f，g，h，i，j，k和l。孔a-l与基板401a中的中心线c-c’平行地设置。图2a和图4a不同的是，基板401a中的孔a-l比基板201a中的孔a-l更靠近基板401a的中心401c。
由于最大应力可能集中在基板401a的中心401c处，所以具有位于基板401a的中心401c附近的孔a-l的半导体封装结构400a的基板401a中的应力可以比半导体封装结构200a更有效地释放。
参考图4b，半导体封装结构400b中的基板401b具有沿基板401b的外围边缘设置的孔a，b，c，d，e，f，g，h，i和j。换句话说，孔a-j位于远离基板401b的中心401c’的位置，以在基板401b的中间留出用于布线的空间。与图4a的半导体基板400a相比，图4b的半导体基板400b可以为基板401b提供更好的布线能力。
在一些实施例中，应力缓冲层可以可选地形成在半导体封装结构400a的孔a-l和半导体封装结构400b的孔a-j中。应该注意的是，在图4a的平面图中，孔a-l关于中心线c-c’对称地设置，并且在图4b的平面图中孔a-j关于中心线c-c'对称地设置。在其他一些实施例中，在图4a的平面图中孔a-l关于基板401a的中心401c对称地设置，并且在图4b的平面图中孔a-j关于基板401b的中心401c'对称地设置。
根据上述的实施例，形成在基板中的孔设计为释放基板中的应力，特别是集中在两个半导体晶粒之间的界面下方的区域中的应力。由于基板和半导体晶粒的不同热膨胀系数(cte)，半导体封装结构可能受到很高地应力，形成在基板中的孔可以解决由cte不匹配引起的翘曲或开裂的问题。因此，半导体封装结构内部的电连接可能不会因翘曲或开裂而损坏，半导体封装结构的可靠性和寿命可能会增加。
此外，可以对本发明的实施例进行许多变化和/或修改。根据本发明的一些实施例的半导体封装结构可用于形成三维(3d)封装，2.5d封装，扇出(fan-out)封装或其他合适的封装。另外，还可以根据应用的类型来调整基板中孔的布置、形状和位置。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。