一种四元覆晶式LED结构及制作方法与流程

本发明涉及led工艺技术领域，更具体地说，涉及一种四元覆晶式led结构及制作方法。

背景技术：

随着科学技术的不断发展，各种各样的led(lightemittingdiode，发光二极管)已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利。

但是，目前红光覆晶式led需要进行衬底转移技术，进而降低了红光覆晶式led的生产良率，且制作工艺复杂，成本较高。

技术实现要素：

有鉴于此，为解决上述问题，本发明提供一种四元覆晶式led结构及制作方法，技术方案如下：

一种四元覆晶式led结构，所述四元覆晶式led结构包括：

外延层；所述外延层包括在第一方向上依次设置的n型衬底、n型半导体层和mqw多量子阱层，所述第一方向垂直于所述n型衬底，且由所述n型衬底指向所述n型半导体层；

设置在所述mqw多量子阱层背离所述n型半导体层一侧的p型半导体层，所述p型半导体层的一侧侧壁与所述外延层的一侧侧壁齐平，另一侧侧壁延伸出所述外延层的另一侧侧壁预设长度，且所述p型半导体层背离所述mqw多量子阱层的表面为粗化处理后的表面；

包围所述外延层侧壁、所述外延层背离所述p型半导体层的表面和所述p型半导体层的一侧侧壁的隔离层；

贯穿所述隔离层的电极凹槽；

通过所述电极凹槽与所述n型衬底接触连接的第一电极；

与所述p型半导体层相邻所述mqw多量子阱层的表面进行欧姆接触的第二电极。

优选的，所述n型衬底的厚度为80微米-200微米，包括端点值。

优选的，所述n型半导体层的厚度为0.5微米-5微米，包括端点值。

优选的，所述n型半导体层的材料为algainp材料。

优选的，所述mqw多量子阱层的厚度为0.5微米-3微米，包括端点值。

优选的，所述p型半导体层的厚度为3微米-10微米，包括端点值。

优选的，所述p型半导体层的材料为gap材料。

优选的，所述p型半导体层为掺杂mg元素的p型半导体层。

优选的，所述掺杂mg元素的p型半导体层的掺杂浓度为5e+18至1e+20，包括端点值。

本发明还提供了一种四元覆晶式led结构的制作方法，所述制作方法包括：

提供一n型衬底；

在所述n型衬底上以第一方向依次生长n型半导体层、mqw多量子阱层和p型半导体层，其中，所述n型衬底、所述n型半导体层和所述mqw多量子阱层构成外延层，所述第一方向垂直于所述n型衬底，且由所述n型衬底指向所述n型半导体层；

对所述p型半导体层背离所述mqw多量子阱层的表面进行粗化处理；

对所述外延层进行刻蚀直至暴露出所述p型半导体层，且所述p型半导体层的一侧侧壁与所述外延层的一侧侧壁齐平，另一侧侧壁延伸出所述外延层的另一侧侧壁预设长度；

在所述外延层侧壁、所述外延层背离所述p型半导体层的表面和所述p型半导体层的一侧侧壁形成隔离层；

在所述n型衬底背离所述n型半导体层一侧的所述隔离层上形成电极凹槽，所述电极凹槽贯穿所述隔离层；

通过所述电极凹槽形成与所述n型衬底接触连接的第一电极；

在所述p型半导体层相邻所述mqw多量子阱层的表面形成第二电极。

相较于现有技术，本发明实现的有益效果为：

该四元覆晶式led结构没有进行衬底转移技术，直接由p型半导体层的表面出光，制作工艺简单且成本较低，极大程度的提高了生产良率，且将p型半导体层背离所述mqw多量子阱层的表面为粗化处理后的表面，可以增加出光效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的四元覆晶式led结构的一种示意图；

图2为本发明实施例提供的四元覆晶式led结构的制作方法的一种流程示意图；

图3-图9为图2所示的四元覆晶式led结构的制作方法相对应的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参考图1，图1为本发明实施例提供的四元覆晶式led结构的一种示意图；所述四元覆晶式led结构包括：

外延层；所述外延层包括在第一方向上依次设置的n型衬底11、n型半导体层12和mqw多量子阱层13，所述第一方向垂直于所述n型衬底11，且由所述n型衬底11指向所述n型半导体层12；

设置在所述mqw多量子阱层13背离所述n型半导体层12一侧的p型半导体层14，所述p型半导体层14的一侧侧壁与所述外延层的一侧侧壁齐平，另一侧侧壁延伸出所述外延层的另一侧侧壁预设长度，且所述p型半导体层14背离所述mqw多量子阱层13的表面为粗化处理后的表面；

包围所述外延层侧壁、所述外延层背离所述p型半导体层14的表面和所述p型半导体层14的一侧侧壁的隔离层15；

贯穿所述隔离层15的电极凹槽；

通过所述电极凹槽与所述n型衬底11接触连接的第一电极16；

与所述p型半导体层14相邻所述mqw多量子阱层13的表面进行欧姆接触的第二电极17。

在该实施例中，该四元覆晶式led结构没有进行衬底转移技术，直接由p型半导体层14的表面出光，制作工艺简单且成本较低，极大程度的提高了生产良率，且将p型半导体层14背离所述mqw多量子阱层13的表面为粗化处理后的表面，可以增加出光效率。

其中，所述隔离层15优选为透明薄膜层，主要用于对第一电极16和第二电极17进行隔离，避免四元覆晶式led结构短路而造成漏电的问题。

可选的，所述隔离层15的材料包括但不限定于sin或sio等材料。

可选的，基于本发明上述实施例，所述n型衬底11的厚度为80微米-200微米，包括端点值。

例如，所述n型衬底11的厚度为90微米或120微米或150微米等。

所述n型衬底11的材料包括但不限定于gaas衬底。

可选的，基于本发明上述实施例，所述n型半导体层12的厚度为0.5微米-5微米，包括端点值。

例如，所述n型半导体层12的厚度为1微米或2微米或3.5微米等。

所述n型半导体层12的材料包括但不限定为algainp材料。

可选的，基于本发明上述实施例，所述mqw多量子阱层13的厚度为0.5微米-3微米，包括端点值。

例如，所述mqw多量子阱层13的厚度为1微米或1.5微米或2微米等。

可选的，基于本发明上述实施例，所述p型半导体层14的厚度为3微米-10微米，包括端点值。

例如，所述p型半导体层14的厚度为5微米或7微米或9微米等。

所述p型半导体层14的材料包括但不限定为gap材料。

可选的，基于本发明上述实施例，所述p型半导体层14为掺杂mg元素的p型半导体层。所述掺杂mg元素的p型半导体层的掺杂浓度为5e+18至1e+20，包括端点值。

具体的，当掺杂浓度到达1e+19以上时，可以提高所述p型半导体层和第二电极之间的欧姆接触效果，以得到良好的电压特性。

基于本发明上述全部实施例，在本发明另一实施例中，还提供了一种四元覆晶式led结构的制作方法，参考图2，图2为本发明实施例提供的四元覆晶式led结构的制作方法的一种流程示意图，所述制作方法包括：

s10：如图3所示，提供一n型衬底11。

在该步骤中，所述n型衬底11的厚度为80微米-200微米，包括端点值。

例如，所述n型衬底11的厚度为90微米或120微米或150微米等。

所述n型衬底11的材料包括但不限定于gaas衬底。

s11：如图4所示，在所述n型衬底11上以第一方向依次生长n型半导体层12、mqw多量子阱层13和p型半导体层14，其中，所述n型衬底11、所述n型半导体层12和所述mqw多量子阱层13构成外延层，所述第一方向垂直于所述n型衬底11，且由所述n型衬底11指向所述n型半导体层12。

在该步骤中，所述n型半导体层12的厚度为0.5微米-5微米，包括端点值。

例如，所述n型半导体层12的厚度为1微米或2微米或3.5微米等。

所述n型半导体层12的材料包括但不限定为algainp材料。

所述mqw多量子阱层13的厚度为0.5微米-3微米，包括端点值。

例如，所述mqw多量子阱层13的厚度为1微米或1.5微米或2微米等。

所述p型半导体层14的厚度为3微米-10微米，包括端点值。

例如，所述p型半导体层14的厚度为5微米或7微米或9微米等。

所述p型半导体层14的材料包括但不限定为gap材料。

需要说明的是，所述外延层的定义只是在本发明实施例中的一种示例定义，在此并不作限定。

s12：如图5所示，对所述p型半导体层14背离所述mqw多量子阱层13的表面进行粗化处理。

在该步骤中，由于该四元覆晶式led结构没有进行衬底转移技术，直接由p型半导体层14的表面出光，那么将p型半导体层14背离所述mqw多量子阱层13的表面为粗化处理后的表面，可以增加出光效率。

s13：如图6所示，对所述外延层进行刻蚀直至暴露出所述p型半导体层14，且所述p型半导体层14的一侧侧壁与所述外延层的一侧侧壁齐平，另一侧侧壁延伸出所述外延层的另一侧侧壁预设长度。

在该步骤中，所述预设长度在本发明实施例中并不作限定，可根据具体情况而定。

s14：如图7所示，在所述外延层侧壁、所述外延层背离所述p型半导体层14的表面和所述p型半导体层14的一侧侧壁形成隔离层15。

在该步骤中，所述隔离层15优选为透明薄膜层，主要用于对第一电极和第二电极进行隔离，避免四元覆晶式led结构短路而造成漏电的问题。

可选的，所述隔离层15的材料包括但不限定于sin或sio等材料。

s15：如图8所示，在所述n型衬底11背离所述n型半导体层12一侧的所述隔离层15上形成电极凹槽151，所述电极凹槽151贯穿所述隔离层15。

在该步骤中，所述电极凹槽151的尺寸和形状并不作限定，可根据具体情况而定。

s16：如图9所示，通过所述电极凹槽151形成与所述n型衬底11接触连接的第一电极16。

在该步骤中，所述第一电极16为金属电极，其材料包括但不限定于znau或beau等。

s17：如图1所示，在所述p型半导体层14相邻所述mqw多量子阱层13的表面形成第二电极17。

在该步骤中，所述第二电极17为金属电极，其材料包括但不限定于znau或beau等。

需要说明的是，形成所述第一电极和所述第二电极没有先后顺序，也可以同时形成，且所述第一电极和所述第二电极的材料可以相同也可以不同，在本发明实施例中并不作限定。

通过上述描述可知，该制作方法形成的四元覆晶式led结构没有进行衬底转移技术，直接由p型半导体层的表面出光，制作工艺简单且成本较低，极大程度的提高了生产良率，且将p型半导体层背离所述mqw多量子阱层的表面为粗化处理后的表面，可以增加出光效率。

以上对本发明所提供的一种四元覆晶式led结构及制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。