一种漏极共用的沟槽式双MOS管器件的制作方法

一种漏极共用的沟槽式双MOS管器件，属于半导体技术领域。

背景技术：

锂离子电池性能优越，钴酸锂离子电池成为消费电子设备首选，但是锂电池本身的材料决定了它不能被过充、过放、过流、短路及超高温充放电，因此需要设置保护电路与锂电池配合使用，通过保护电路实现锂电池时刻准确的监视电芯的电压和充放回路的电流，及时控制电流回路的通断，并在高温环境下防止电池发生恶劣的损坏。

锂电池基本的保护电路电路图如图24所示，图中驱动芯片U1（MOS驱动芯片）用于控制MOS管M1~M2的导通和关断，通过驱动芯片U1使电芯B1与外电路导通，同时对电芯B1的电压以及电流进行监测，当回路中电压以及电流超过规定值时，MOS管M1~M2关断，保护电芯的安全。其中MOS管M1内包括MOS结构Q1以及MOS结构Q1中的基区与漏极之间的寄生二极管D1，MOS管M2内包括MOS结构Q2以及MOS结构Q2中的基区与漏极之间的寄生二极管D2。

保护电路的具体工作过程及工作原理如下：在充电状态时，外部充电电路通过端口P1~P2接入，此时驱动芯片U1控制两个MOS管导通，形成电流回路对电芯进行充电，当电池电压升到过充电压以上时，驱动芯片U1控制MOS结构Q2关断，此时寄生二极管D2反向截止，充电电流回路被阻断，实现电池过充保护。当放电状态时，电芯B1通过端口P1~P2连接外部负载，此时驱动芯片U1控制两个MOS管导通，形成供电对负载放电，当电芯B1的电压降低到过放电压以下时，驱动芯片U1控制MOS结构Q1关断，此时寄生二极管D1反向截止，放电回路被阻断，实现电池过放保护。

由上述可知，传统的保护电路在工作时，在现有保护板电路中，两个MOS管通过外部连线、焊接工艺将两个MOS管漏极相连实现保护电路的开关控制功能。以充电状态为例，电流由端口P1流入电芯B1，从MOS管M1中的源极流入，经过MOS管M1中的MOS结构Q1、漂移区、衬底自MOS管M1的漏极流出，然后进入MOS管M2的漏极，然后经过MOS管M2的衬底、漂移区以及MOS结构Q2由MOS管M2的源极流出，从而形成充电电流的回路，放电过程基本相同，因此电流要经过两个MOS管的内部以及外部连线才能实现回路的导通，因此，电流途径过长，导致导通电阻过大，会大大影响设备的可靠性。

而保护电路的一项重要实用指标为导通电阻，由于通讯设备的工作频率较高，数据传输要求误码率低，其脉冲串的上升及下降沿陡，故对电芯B1的电流输出能力和电压稳定度要求高，因此保护电路中MOS管的开关导通时电阻要小，如太大会导致通讯设备工作不正常，如手机在通话时突然断线、电话接不通、噪声等现象。

技术实现要素：

本实用新型要解决的技术问题是：克服现有技术的不足，提供一种将两个MOS管的漏极集成共用设计，通过两个MOS结构的源极、栅极交叉结构设计形成的导电通道实现电流流通，替代了用两个MOS管串联的电路结构，大大降低了导通电阻，降低了功耗，提高效能及设备的可靠性的漏极共用的沟槽式双MOS管器件。

本实用新型解决其技术问题所采用的技术方案是：该漏极共用的沟槽式双MOS管器件，包括衬底以及衬底上方的漂移区，在漂移区的表面开设有若干沟槽，在沟槽的侧壁以及底部分别设置有沟槽侧壁绝缘层和沟槽底部绝缘层，在沟槽内还填充有多晶硅，其特征在于：在所述的沟槽内中部还竖直设置有沟槽中部绝缘层，所述的多晶硅包括分别位于沟槽中部绝缘层两侧的第一多晶硅和第二多晶硅，自第一多晶硅和第二多晶硅分别引出双MOS管的两个栅极；

在相邻两个沟槽之间自上而下依次形成源区和基区，在两个沟槽之间还开设有底层接触孔，底层接触孔填充导电材料并自上而下穿过源区进入基区形成MOS结构，在MOS结构的表面设有连接层，连接层与MOS结构连接分别引出双MOS管的两个源极。

优选的，在相邻的两个所述沟槽内，第一多晶硅和第二多晶硅的设置位置相反。

优选的，在相邻的两个所述沟槽中，相对设置的第一多晶硅或第二多晶硅相连。

优选的，所述的连接层包括位于MOS结构表面的底层绝缘层和位于底层绝缘层表面的底层金属层，所述的底层接触孔同时穿过底层绝缘层，底层金属层通过底层接触孔接入相对应的MOS结构，并分别引出双MOS管的源极。

优选的，所述的底层金属层包括与底层接触孔一一对应的多段第一底层金属和多段第二底层金属，第一底层金属和第二底层金属间隔设置，多段第一底层金属和多段第二底层金属分别引出双MOS管的两个源极。

优选的，所述的连接层还包括顶层金属层，在所述的第一底层金属和第二底层金属之间以及上部填充有顶层绝缘层，顶层金属层位于顶层绝缘层的表面，顶层金属层包括第一顶层金属和第二顶层金属，第一顶层金属和第二顶层金属通过贯穿顶层绝缘层的顶层接触孔分别与第一底层金属和第二底层金属相连。

与现有技术相比，本实用新型所具有的有益效果是：

1、在本漏极共用的沟槽式双MOS管器件中，采用集成漏极共用设计，通过两个MOS结构的源极、栅极交叉结构设计将两个MOS管串联电路集成于一个芯片上，因此本漏极共用的沟槽式双MOS管器件导通时，在相邻的两个MOS结构之间的沟槽周围形成导电通道，电流经由漂移区水平流动，不需要经过衬底、背面金属和外部的焊接铜板或连线，因此大大降低了导通电阻，降低了功耗，提高效能及设备的可靠性。

2、本集成漏极沟槽式双MOS管器件，导通时电流经由漂移区水平流动，不经过衬底和背面金属，故取消了传统MOS管中衬底减薄和背面金属工艺，简化了流片生产制程，节省了生产成本。

3、在本漏极共用的沟槽式双MOS管器件，与现有电源保护板电路中两个MOS管串联功能一致，因此大大方便了器件的区域分布，同时降低了产品的成本，且实际使用时与驱动芯片的连线与常规连线方式相同，通用性更好。

附图说明

图1为实施例1漏极共用的沟槽式双MOS管器件结构剖面图。

图2为实施例1漏极共用的沟槽式双MOS管器件结构透视图（无金属层）。

图3为实施例1漏极共用的沟槽式双MOS管器件正面金属图。

图4~图12为实施例1漏极共用的沟槽式双MOS管器件制造方法流程图。

图13~图16为实施例2漏极共用的沟槽式双MOS管器件制造方法流程图。

图17~图20为实施例3漏极共用的沟槽式双MOS管器件制造方法流程图。

图21为实施例4漏极共用的沟槽式双MOS管器件结构剖面图。

图22为实施例4漏极共用的沟槽式双MOS管器件结构透视图（无金属层）。

图23为实施例5漏极共用的沟槽式双MOS管器件正面金属图。

图24为现有技术锂电池保护电路原理图。

其中：1、第一顶层金属 2、顶层接触孔 3、顶层绝缘层 4、底层绝缘层 5、第一底层金属 6、底层接触孔 7、第二底层金属 8、绝缘槽 9、第二顶层金属 10、沟槽中部绝缘层 11、沟槽底部绝缘层 12、第一多晶硅 13、沟槽 14、第二多晶硅 15、沟槽侧壁绝缘层 16、源区 17、基区 18、漂移区 19、衬底 20、线路板背板 21、第一栅极 22、第二栅极 23、第一氧化层 24、沟槽氧化层 25、氧化物柱 26、源极金属层。

具体实施方式

图1~12是本实用新型的最佳实施例，下面结合附图1~23对本实用新型做进一步说明。

实施例1：

一种漏极共用的沟槽式双MOS管器件（以下简称MOS器件），包括漏极共用的沟槽式双MOS管结构，以及与沟槽式双MOS管结构连接的连接层，通过连接层将双MOS管器件的源极以及栅极引出，便于后期在电路中实现引线。

如图2所示，本MOS管器件包括N+型半导体材质的衬底19，在衬底19上方为N型半导体材质的漂移区18，在漂移区18的上表面并排开设有若干沟槽13，在沟槽13的侧壁上设置有沟槽侧壁绝缘层15，在沟槽13的底部设置有沟槽底部绝缘层11，其中沟槽底部绝缘层11的厚度根据本MOS芯片的耐压程度而设置。在沟槽13的中部还设置有沟槽中部绝缘层10，沟槽中部绝缘层10以及上述的沟槽侧壁绝缘层15和沟槽底部绝缘层11结合为一体并在每一个沟槽13内竖直间隔形成两个独立的填充区域，在每一个沟槽13的两个独立的填充区域内分别填充有第一多晶硅12和第二多晶硅14，且在相邻的两个沟槽13内，第一多晶硅12和第二多晶硅14的设置位置相反。第一多晶硅12和第二多晶硅14引出后分别作为MOS器件的两个栅极。

在相邻两沟槽13之间自漂移区18的上表面向下依次设置有N+型半导体材质的源区16和P型半导体材质的基区17，且在相邻两沟槽13之间分别开设有底层接触孔6。底层接触孔6位于相邻两沟槽13的中部，底层接触孔6自漂移区18的上表面向下穿过源区16开设至基区17内。

再次结合图1，上述与本MOS管芯片配合的连接层包括第一顶层金属1、第二顶层金属9、顶层绝缘层3、底层绝缘层4、第一底层金属5以及第二底层金属7，其中底层绝缘层4设置在漂移区18的上方，上述的底层接触孔6同时向上穿过底层绝缘层4。在底层绝缘层4的上表面间隔设置有第一底层金属5和第二底层金属7，在底层接触孔6内填充有导电材质并分别对应与第一底层金属5和第二底层金属7连接。

在第一底层金属5和第二底层金属7之间以及第一底层金属5和第二底层金属7的上方填充有顶层绝缘层3，在顶层绝缘层3的表面还覆盖有顶层金属层，在顶层金属层的中部开设有绝缘槽8，通过绝缘槽8将顶层金属层间隔为第一顶层金属1和第二顶层金属9，其中第一顶层金属1和第二顶层金属9分别对应MOS器件的两个源极。在顶层绝缘层3上还开设有若干顶层接触孔2，在顶层接触孔2中填充有导电材质，通过顶层接触孔2实现所有第一底层金属5与第二顶层金属9的连接，以及所有第二底层金属7与第一顶层金属1的连接。

具体工作过程及工作原理如下：在充电或放电状态下，通过驱动芯片U1向MOS器件的两个栅极施加驱动电压，使得MOS器件内形成相应的导电通道，外部充电电流自第一顶层金属1进入，然后经过顶层接触孔2以及第二底层金属7进入相应MOS器件的MOS结构中，并通过相邻的两个MOS结构之间的沟槽13周围的导电通道进入另一个MOS结构中，最后依次经过基区17并再次经过第二底层金属7后自第二顶层金属9流出，形成电流回路。

当需要截止充电回路或放电回路时，通过驱动芯片关闭其中一个MOS结构，沟槽周围的导电通道消失，而MOS器件中的基区17与源区16形成的PN结（寄生二极管）反向截止，起到了阻断电流的效果。

由上述可知，在本MOS器件导通时，在相邻的两个MOS结构之间的沟槽周围形成导电通道，电流经由漂移层水平流动，从而不需要经过衬底、背面金属和外部的焊接铜板或连线，因此大大降低了导通电阻，降低了功耗，提高效能及设备的可靠性。

在本MOS器件，与现有电源保护板电路中两个MOS管串联功能一致，因此大大方便了器件的区域分布，同时降低了产品的成本，且实际使用时与驱动芯片的连线与常规连线方式相同，通用性更好。如图3所示，在本MOS器件正面金属图中，分别引出第一顶层金属1和第二顶层金属9作为MOS器件的两个源极，同时分别引出第一栅极21和第二栅极22分别作为MOS器件的两个栅极，第一栅极21和第二栅极22分别与上述的第一多晶硅12以及第二多晶硅14相连。

同时由图2可知，在本MOS管芯片中，由于在相邻的两个沟槽13内，第一多晶硅12和第二多晶硅14的设置位置相反。因此在相邻的两个沟槽13内的第一多晶硅12（第二多晶硅14）之间可以通过填充有多晶硅（第一多晶硅12或第二多晶硅14）的窄沟槽实现连接，因此增加了栅极的导通面积，有助于增加MOS管栅极的电流密度。

如图4~图12所示，用于制造如图1所示的漏极共用的沟槽式双MOS管器件，包括如下步骤：

步骤a1，在衬底19的上方形成漂移区18，然后在漂移区18的表面进行第一次氧化处理，形成第一氧化层23，然后进行第一道光刻，形成沟槽13，如图4所示。

步骤a2，在漂移区18的上表面进行第一次氧化物沉积，在沟槽13底部形成沟槽底部绝缘层11，沟槽底部绝缘层11的厚度按照芯片所需的耐压以及漂移区18的掺杂浓度设定，如图5所示。

步骤a3，在漂移区18上进行第二次氧化处理，形成沟槽侧壁绝缘层15，如图6所示。

步骤a4，在沟槽13内填充多晶硅，并进行第二道光刻，在沟槽13中部形成凹槽将填充的多晶硅分为左右两部分，分别形成第一多晶硅12和第二多晶硅14，如图7所示。

步骤a5，在沟槽13中的凹槽中进行第二次填充氧化物，形成沟槽中部绝缘层10，然后漂移区18表面的第一氧化层23去除，露出漂移区18表面，如图8所示。

步骤a6，在漂移区18上方按照常规形成基区17以及源区16，形成MOS结构，如图9所示。

步骤a7，在芯片表面沉积形成底层绝缘层4，然后自底层绝缘层4表面向下进行第三道光刻形成底层接触孔6，底层接触孔6开设在相邻两个沟槽13之间并向下依次穿过底层绝缘层4、源区16并进入基区17，如图10所示。

步骤a8，用钨塞工艺对底层绝缘层4进行填充，然后在底层绝缘层4表面进行金属沉积，并进行第四次光刻，形成间隔设置的第一底层金属5和第二底层金属7，如图11所示。

步骤a9，在第一底层金属5和第二底层金属7之间以及上方沉积形成顶层绝缘层3，并进行第五道光刻，形成分别与对第一底层金属5和第二底层金属7接触的顶层接触孔2，如图12所示。

步骤a10，用钨塞工艺对顶层接触孔2进行填充，然后进行第二次金属沉积，然后进行第六道光刻，形成绝缘槽8，在绝缘槽8两侧分别形成第一顶层金属1和第二顶层金属9，形成如图1所示的漏极共用的沟槽式双MOS管器件。

实施例2：

实施例2与实施例1的区别在于：制造步骤不同，其具体步骤如下：

步骤b1，步骤b1与步骤a1相同。

步骤b2，漂移区18表面进行氧化物填充，在漂移区18表面形成第一氧化层23，同时在沟槽13内形成沟槽氧化层24，如图13所示。

步骤b3，在沟槽13内进行第二道光刻，光刻完成后在沟槽13内分别在沟槽13底部形成沟槽底部绝缘层11以及沟槽中部绝缘层10，如图14所示。

步骤b4，在沟槽13侧壁上进行第二次氧化处理，形成沟槽侧壁绝缘层15，如图15所示。

步骤b5，在沟槽13内进行多晶硅填充，分别形成第一多晶硅12和第二多晶硅14，然后将第一氧化层23去除，如图16所示。

步骤b6~步骤b10与实施例1中的步骤a6与步骤a10相同，在此不再赘述。

实施例3：

实施例3与实施例2的区别在于：制造步骤不同，其具体步骤如下：

步骤c1，在衬底19的上方形成漂移区18，然后在漂移区18的表面进行第一次氧化处理，形成第一氧化层23，然后进行第一道光刻，如图17所示。

步骤c2，对第一氧化层23进行第一道光刻，形成若干氧化物柱25，如图18所示。

步骤c3，在氧化物柱25之间采用磊晶工艺填充与漂移区18相同的材料，如图19所示。

步骤c4，对氧化物柱25进行第二道光刻，形成沟槽底部绝缘层11以及沟槽中部绝缘层10，并同时形成沟槽13，如图20所示。

步骤c5，进行第二次氧化处理，在漂移层18表面以及沟槽13的侧壁上形成氧化层，然后将漂移区18上的表面氧化层去除，残留在沟槽13侧壁上的氧化层即为沟槽侧壁绝缘层15，如图15所示。

步骤c6~步骤c11与实施例2中的步骤b5与步骤b10相同，在此不再赘述。

实施例4：

实施例4与实施例1的区别在于：在漏极共用的沟槽式双MOS管芯片的上方只设置有一层金属层。如图20~21所示，在本实施例的漏极共用的沟槽式双MOS管芯片的上方设置有源极金属层26，源极金属层26代替实施例1图3中的第一顶层金属1和第二顶层金属9将两个MOS管的源极引出。

在本实施例中，源极金属层26同样通过填充有导电材质的底层接触孔6与漏极共用的沟槽式双MOS结构连接，与实施例1的区别之处在于：底层接触孔6并未完全贯穿设置在每两个相邻的沟槽13之间，而是在漏极共用的沟槽式双MOS结构的两侧交错设置，位于相同一侧的底层接触孔6由相应侧的源极金属层26引出作为相应MOS结构的源极。

在本实施例中，由于底层接触孔6是在沟槽式双MOS结构的两侧交错开设，位于相同一侧的底层接触孔6由相应侧的源极金属层26引出作为相应MOS结构的源极，因此当两个MOS结构被驱动芯片驱动导通时，未开设接触孔的MOS结构电流无法通过金属层引出，只能通过该MOS结构的源区16流动，导致MOS管器件导通内阻增加。

在本实施例中，导通电阻大于实施例1中的技术方案，但是由于在漏极共用的沟槽式双MOS管器件减少了一层金属层以及相应的绝缘层，因此工艺较为简单。

实施例5：

本实施例与实施例1的区别在于：在本实施例中在漏极共用的沟槽式双MOS管器件的上方只设置有一层金属层，代替第一底层金属5或第二底层金属7，取消第一顶层金属1、第二顶层金属9以及顶层绝缘层3。本实施例1的器件导通性能与实施例1相同，其区别在于：由于只设置有一层金属层，因此需要在本漏极共用的沟槽式双MOS管器件的表面预留出部分面积分别用于MOS管器件的两个源极的引出，如图22所示，因此本实施例中最终成型的漏极共用的沟槽式双MOS管器件的面积大于实施例1中的方案，但是由于在漏极共用的沟槽式双MOS管器件减少了一层金属层以及相应的绝缘层，因此工艺较为简单。

实施例6：

本实施例与实施例1的区别在于：在本实施例中取消了实施例1中N型半导体材质的漂移区18，选用掺杂浓度很低的N--型半导体作为衬底19，然后采用离子注入方式注入磷离子（或其他n型离子），经高温扩散形成N-型半导体的漂移区18，漂移区18的浓度和厚度按所需耐压进行调整。在本实施例中直接在衬底19的上方利用掺杂方式形成漂移区18，因此简化了流片生产流程，降低了生产成本，缩短了生产周期。

以上实施例中把上述P型与N型材料层对换，基于相同的结构制作顺序可达到P通道沟槽式双MOS管相同的有益效果。

以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本实用新型技术方案的保护范围。