集成电路器件、形成对准测量图形的方法以及光掩模与流程

本发明涉及一种集成电路器件，尤其是涉及一种具有对准测量图形的集成电路器件、形成对准测量图形的方法以及光掩模。

背景技术：

半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的技术领域之一。

光刻作为半导体集成电路制造和生产过程中的一个重要工艺，是对半导体芯片表面的掩蔽物进行开孔，以进行杂质定域扩散的一种加工技术。光刻工艺利用了光刻胶在经过光化学反应后具有耐蚀性的特点，能够将光掩模上的光刻图形刻蚀到集成电路器件表面。通过调整光刻工艺中的各项参数，可以实现不同的光刻效果。常见的光刻工艺参数主要包括曝光能量(energy)、聚焦平面(focus)、对准精度(overlay,ovl)、曝光设备的数值孔径(numericalaperture,na)以及曝光设备的光圈因子(sigma)等。其中，曝光能量用于控制产品特征尺寸，聚焦平面用于控制产品特征尺寸的剖面形状，对准精度用于控制产品与前层的对准程度。

随着半导体集成电路制造工艺的进步，集成电路线宽变得越来越小，对光刻过程中对准精度的要求也越来越高。在集成电路器件的制作过程中，需要用光刻机的对准系统(alignmentsystem)对光掩模与集成电路器件进行对准。对准是通过在光掩模和集成电路器件上分别设置特定的对准测量图形来实现的。常用的对准测量图形即对准标记(mark)，又称为基准标记或指示，是置于光掩模和集成电路器件上用来确定它们的相对位置及方向的可见图形。例如，它们可以是光掩模或集成电路器件上的一根或多根线状标记。光掩模和集成电路器件的对准过程一般分为两步：首先是粗对准(coarsealignment)，然后进行精细对准(finealignment)。粗对准一般只需两个对准标记，精细对准则需使用多个对准标记。

形成于集成电路器件上的对准测量图形的质量，直接影响到对准精度。因此期望持续提高对准测量图形的质量。

技术实现要素：

本发明所要解决的技术问题是提供一种集成电路器件，可以提高集成电路器件的对准测量图形最外侧的图形轮廓质量。

本发明为解决上述技术问题而采用的技术方案是提供一种集成电路器件，包括多个半导体层，所述多个半导体层的至少一个半导体层具有对准测量图形，所述对准测量图形包括多组标记，每组标记包括交替排列的凸条和凹槽，且每组标记在垂直于标记延伸方向的最外侧为凹槽。

在本发明的一实施例中，所述最外侧的凹槽包括第一侧壁和与所述第一侧壁间隔相对的第二侧壁，所述第一侧壁为所述最外侧的凹槽与位于所述最外侧的凹槽内侧的凸条之间的界面。

在本发明的一实施例中，相邻两组标记之间为凸台，所述第二侧壁为所述最外侧的凹槽与所述凸台之间的界面。

在本发明的一实施例中，相邻两组标记之间相互平行。

在本发明的一实施例中，每组标记在所述最外侧的凹槽的宽度大于与所述凹槽相邻的凸条的宽度。

本发明的另一方面提供一种形成集成电路器件的对准测量图形的方法，包括以下步骤：形成半导体层，所述半导体层具有对准测量图形，所述对准测量图形包括多组标记，每组标记包括交替排列的凸条和凹槽，且每组标记在垂直于标记延伸方向的最外侧为凹槽。

在本发明的一实施例中，所述最外侧的凹槽包括第一侧壁和与所述第一侧壁间隔相对的第二侧壁，所述第一侧壁为所述最外侧的凹槽与位于所述最外侧的凹槽内侧的凸条之间的界面。

在本发明的一实施例中，相邻两组标记之间为凸台，所述第二侧壁为所述最外侧的凹槽与所述凸条之间的界面。

在本发明的一实施例中，相邻两组标记之间相互平行。

在本发明的一实施例中，每组标记在所述最外侧的凹槽的宽度大于与所述凹槽相邻的凸条的宽度。

本发明的另一方面提供一种用于制造集成电路器件的光掩模，所述光掩模具有用于形成对准测量图形的掩模图形，所述掩模图形包括多组线条，每组线条包括交替排列的第一类型线条和第二类型线条，且每组线条在垂直于线条延伸方向的最外侧为第二类型线条，其中第一类型线条用于形成所述对准测量图形的凸条，所述第二类型线条用于形成所述对准测量图形的凹槽。

在本发明的一实施例中，相邻两组线条之间为第一类型区域，所述第一类型区域用于形成所述对准测量图形的凸台。

在本发明的一实施例中，相邻两组线条之间相互平行。

在本发明的一实施例中，每组线条在所述最外侧的第二类型线条的宽度大于与所述第二类型线条相邻的第一类型线条的宽度。

本发明提供的一种集成电路器件可以使集成电路器件表面形貌发生变化的区域的对准测量图形最外侧的图形轮廓相对光滑，有助于提高集成电路器件的对准精度。

附图说明

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：

图1是一种集成电路器件的俯视结构图。

图2是图1所示集成电路器件的对准测量图形的示意图。

图3a是图2中的对准测量图形的局部放大示意图。

图3b是图3a所示的对准测量图形的侧视图。

图4是图3a中的对准标记的局部b的一个成像放大图。

图5是图3a中的对准标记的局部b的另一个成像放大图。

图6a是本发明一实施例的一种集成电路器件的对准测量图形的局部放大示意图。

图6b是本发明一实施例的一种集成电路器件的对准测量图形的侧视图。

图7是根据本发明一实施例的对准测量图形的局部成像放大图。

图8是本发明一实施例的一种集成电路器件的光掩模图形的示意图。

具体实施方式

为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。

在集成电路器件的光刻等制程中，需要在光掩模(mask)和集成电路器件上分别设置特定的对准测量图形来实现二者的对准。常见的对准测量图形，例如对准标记(overlaymark,ovlmark)，是光掩模(mask)或集成电路器件上的一组或多组线状标记。

半导体芯片作为一种广泛使用的集成电路器件，是使用硅材料的晶圆(wafer)为基底逐层制作而成。晶圆一般分为6英寸、8英寸、12英寸规格不等。晶圆越大，同一圆片上可生产的芯片就越多，从而成本越低，但同时对材料和生产技术的要求更高。制作完成后的晶圆经切割后成为裸芯片(die)。裸芯片经过测试、封装等工序后就成为芯片(chip)。

半导体芯片在制作过程中对光掩模和晶圆的对准精度往往有着很高的要求。举例来说，在12寸晶圆的制程中，为了获得更好的对准测量图形，在设计时会对大型(例如尺寸为1.2μm)的对准测量图形进行分割。分割后的对准测量图形和产品的主要设计图形具有一样的大小或者数量级。例如，处于位线(bitline,bl)层的对准测量图形具有和该层的位线尺寸相同的大小或者数量级。

然而，在小线宽的制程中，需要将对应的对准测量图形分割成小线宽。这导致分割后的对准测量图形最外侧的线宽处于一种相对稀疏的图形环境中。这样，当集成电路器件表面的一些区域形貌发生变化时，位于这些区域的对准测量图形最外侧的图形轮廓会变得粗糙。对比技术中，通常采用增大对准测量图形分割后的线宽，以降低其对聚焦和形貌的敏感程度从而提高对准测量图形的窗口(window)。但是在小线宽的制程中，分割后的对准测量图形线宽大小和产品的主要设计图形的大小差距过大会有图形不易曝光或轮廓变差的风险。

图1是一种集成电路器件的俯视结构图。在图1所示的集成电路器件(晶圆)100中，对准测量图形(例如对准测量图形101和对准测量图形102)常常设置于集成电路器件(晶圆)100表面的切割线110上。图2是图1所示集成电路器件100的对准测量图形(例如对准测量图形101或对准测量图形102)的示意图。图2中的对准测量图形200显示了相邻两层对准测量图形的对准关系。其中黑色图案的对准测量图形210是下层半导体层上的对准测量图形，白色图案的对准测量图形220是上层半导体层上的对准测量图形。以对准测量图形210为例，其可以包括多组间隔排列的标记。

图3a是图2中的对准测量图形210中两组标记的局部a的放大示意图。图3b是图3a所示的对准测量图形300的侧视图。对应于图3a，图3b仅示例性地显示了两组标记310的凸条及凹槽的分布/排列情况。参考图3b所示，每组标记(例如标记310)包括交替排列的凸条(例如凸条311)和凹槽(例如凹槽312)。每组标记(例如标记310)的最外侧为凸条(例如凸条311)。两组相邻标记310之间为凹槽(例如凹槽313)，该凹槽(例如凹槽313)由相邻两组相邻标记310的凸条311的外侧壁共同限定。

正常的对准测量图形(例如图1中的对准测量图形101)最外侧的图形轮廓应该是相对光滑的。图4是图3a中的对准标记的局部b的一个成像放大图。从图4可以看出，正常的对准测量图形(例如图1中的对准测量图形101)的一组标记最外侧(图中左侧虚框内)的凸条401图形轮廓相对光滑。

在现有技术中，由于存在光衍射等效应，在集成电路器件表面形貌发生变化区域，当利用光掩模形成对准测量图形时，其最外侧的图形轮廓会变得粗糙，进而对集成电路器件的对准精度产生一定影响。图5是图3a中的对准标记的局部b的另一个成像放大图。从图5可以看出，表面形貌发生变化的区域的对准测量图形(例如对准测量图形102)的一组标记最外侧(图中左侧虚框内)的凸条501图形轮廓相比于其内侧的凸条图形轮廓更为粗糙。对准测量图形最外侧的图形轮廓的平滑或粗糙程度直接影响了集成电路器件的对准精度。粗糙的对准测量图形轮廓，会使得集成电路器件无法具有较高的对准精度。

上述的对准测量图形在集成电路器件表面形貌发生变化的区域会存在最外侧的(凸条)图形轮廓相对粗糙的问题，从而降低集成电路器件的对准精度。因此，业界亟需一种方法来解决上述集成电路器件表面形貌发生变化的区域的对准测量图形最外侧的图形轮廓相对粗糙的问题。

通过以上对比技术的分析发现，由于分割成小线宽后的对准测量图形(如图3a所示)最外侧的线宽处于一种相对稀疏的图形环境，当集成电路器件表面的一些区域形貌发生变化时，位于这些区域的对准测量图形最外侧的图形轮廓会变得粗糙。所以，如果能够提供一种集成电路器件，使得上述对准测量图形最外侧的线宽处于一种相对密集的图形环境。那么，当集成电路器件表面的一些区域形貌发生变化时，位于这些区域的对准测量图形最外侧的图形轮廓会变得更加光滑。

基于上述设计思路，本发明的以下实施例提出一种集成电路器件，该集成电路器件可以解决集成电路器件表面形貌发生变化的区域的对准测量图形最外侧的图形轮廓相对粗糙的问题，有助于提高集成电路器件的对准精度。

本发明的一实施例提出一种集成电路器件。该集成电路器件包括多个半导体层，这些半导体层的至少一个半导体层具有对准测量图形。

示例性的，这些半导体层可以是硅(si)半导体层，也可以是锗硅(ge/si)半导体层，以及由其它掺杂、混合晶体构成的半导体层，或是上述的组合。可选的，半导体层的制作可以使用外延生长的工艺。例如，可以通过在单晶衬底上淀积一层薄的单晶层来实现，但本发明并未以此为限。

上述集成电路器件可以有一个半导体层具有对准测量图形，也可以是多个半导体层都具有对准测量图形。例如，在光掩模和集成电路器件上分别设置特定的对准测量图形以实现二者的对准。对准测量图形可以是线状的标记或者其它形状的标记和图案。常见的对准测量图形如对准标记(ovlmark)，可以包括多组线状标记(mark)。图6a是本发明一实施例的一种集成电路器件的对准测量图形的局部放大示意图。图6b是本发明一实施例的一种集成电路器件的对准测量图形的侧视图。在图6a和图6b所示的一种集成电路器件的对准测量图形600中，对准测量图形600为线状标记。然而可以理解，在本发明的另一些实施例中，非线状标记的对准测量图形仍然是可选的实施方式。

下面结合图6a和图6b对本发明一实施例的一种集成电路器件的对准测量图形做进一步描述。可以理解的是，下面所进行的描述仅仅示例性的，本领域技术人员可以在不脱离本发明的精神的情况下，进行各种变化。

图6a和图6b所示的一种集成电路器件的对准测量图形600仅示例性地显示了两组标记。可以理解，该对准测量图形600可以按照图6a和图6b所示的分布/排列方式向两边延伸，并包括两组或两组以上的标记。参考图6a和图6b所示，每组标记(例如标记610)包括交替排列的凸条(例如凸条611)和凹槽(例如凹槽612)，且每组标记(例如标记610)在垂直于标记延伸方向的最外侧为凹槽(例如凹槽612)。如图6b所示，每组标记610在两侧均可具有凹槽612。

在本发明的一实施例中，上述集成电路器件的对准测量图形(例如对准测量图形600)的最外侧的凹槽(例如凹槽612)包括第一侧壁(例如第一侧壁612a)和与第一侧壁(例如第一侧壁612a)间隔相对的第二侧壁(例如第二侧壁612b)。第一侧壁(例如第一侧壁612a)为最外侧的凹槽(例如凹槽612)与位于最外侧的凹槽(例如凹槽612)内侧的凸条(例如凸条611)之间的界面。

在本发明的一实施例中，上述集成电路器件的对准测量图形(例如对准测量图形600)的相邻两组标记之间可为凸台(例如凸台613)。第二侧壁(例如第二侧壁612b)为最外侧的凹槽(例如凹槽612)与凸台(例如凸台613)之间的界面。然而可以理解，在一些示例中，上述凸台(例如凸台613)的中间部分可以存在一个或多个凹槽或者其它图形(图未示)。

在本发明的一实施例中，上述集成电路器件的对准测量图形的相邻两组标记之间可以是相互平行的。例如，图6b所示的两组标记610相互平行。在本发明的一些实施例中，每组标记在最外侧的凹槽(例如凹槽612)的宽度可大于与该凹槽(例如凹槽612)相邻的凸条(例如凸条611)的宽度。在本发明的其他实施例中，最外侧的凹槽的宽度可以等于与该凹槽相邻的凸条的宽度。无论如何，最外侧的凹槽的宽度应小于一个阈值，以保证与该凹槽相邻的凸条(即对准测量图形最外侧的线宽)是处于一种相对密集(而非相对稀疏)的图形环境中。

应当理解，在本发明中，长度被定义为标记延伸的方向。对应的，宽度被定义为垂直于标记延伸的方向亦即对准测量图形中凸条和凹槽所排列的方向。例如，对于图6b所示的对准测量图形600，凹槽612位于其中一组标记的最外侧，凹槽612的宽度大于与凹槽612相邻的凸条611的宽度。

通过改变对准测量图形的图案，在对准测量图形最外侧的凸条之外设置凹槽，使得最外侧的凸条处于一种相对密集的图形环境。因此，位于这些区域的对准测量图形最外侧的图形轮廓会变得更加光滑，从而可以增大对准测量图形的窗口。图7是根据本发明一实施例的对准测量图形的局部成像放大图。图7是图6a所示的对准测量图形600的局部c的成像放大图。参考图7所示，对该对准测量图形600的局部c成像放大后可以看到，其最外侧的凸条701图形轮廓与图5所示的现有技术中的对准测量图形最外侧的凸条401图形轮廓相比更为光滑。

本发明的以上实施例描述了一种集成电路器件，该集成电路器件可以解决集成电路器件表面形貌发生变化的区域的对准测量图形最外侧的图形轮廓相对粗糙的问题，从而有效地提高了集成电路器件的对准精度。

本发明的另一方面提出一种用于制造集成电路器件的光掩模，该光掩模具有用于形成对准测量图形的掩模图形。该掩模图形包括多组线条，每组线条包括交替排列的第一类型线条和第二类型线条，且每组线条在垂直于线条延伸方向的最外侧为第二类型线条。其中第一类型线条用于形成对准测量图形的凸条，第二类型线条用于形成对准测量图形的凹槽。

在本发明的一实施例中，图6b所示的对准测量图形600可以通过如图8所示的光掩模图形800来形成。图8中的光掩模图形800仅示例性地显示了对应于图6b中(右侧的)一组标记的一组线条。对准测量图形600的凸条(例如凸条611)对应于光掩模的掩模图形800的第一类型线条(例如第一类型线条811)，对准测量图形600的凹槽(例如凹槽612)对应于光掩模图形800的第二类型线条(例如第二类型线条812)。在该光掩模图形800中，垂直于线条延伸方向的最外侧为第二类型线条(例如第二类型线条812)，用于形成对准测量图形600最外侧的凹槽(例如凹槽612)。

在本发明的一实施例中，上述光掩模的掩模图形800的相邻两组线条之间为第一类型区域，第一类型区域用于形成对准测量图形600的凸台(例如凸台613)。在一个示例中，光掩模图形800的第一类型区域(例如第一类型区域812a和第一类型区域812b)对应于图6b所示的对准测量图形600的第一侧壁(例如第一侧壁612a)或第二侧壁(例如第二侧壁612b)。该第一类型区域可以在对准测量图形600上形成凸台(例如凸台613)。

在本发明的一实施例中，上述光掩模的掩模图形800的相邻两组线条之间相互平行。在一个示例中，如图8所示的光掩模图形800形成的图6b中的对准测量图形600的相邻的两组标记相互平行。

在本发明的一实施例中，上述光掩模的掩模图形800的每组线条在最外侧的第二类型线条的宽度大于与第二类型线条相邻的第一类型线条的宽度。在一个示例中，图6b所示的对准测量图形600的最外侧的凹槽(例如凹槽612)是由图8中的光掩模图形800的最外侧的第二类型线条(例如第二类型线条812)形成的。与凹槽612相邻的凸条611对应于光掩模图形800上的与第二类型线条812相邻的第一类型线条811。由于光掩模图形800上的每组线条在最外侧的第二类型线条(例如第二类型线条812)的宽度大于与第二类型线条(例如第二类型线条812)相邻的第一类型线条(例如第一类型线条811)的宽度。在利用光掩模图形800形成的对准测量图形600中，凹槽612的宽度也相应地大于凸条611的宽度。

本发明的以上实施例描述了一种用于制造集成电路器件的光掩模，该光掩模可以解决集成电路器件表面形貌发生变化的区域的对准测量图形最外侧的图形轮廓相对粗糙的问题，从而有效地提高了集成电路器件的对准精度。

本发明的另一方面提出一种形成集成电路器件的对准测量图形的方法。该方法包括使用例如图8所示的光掩模在晶圆上形成半导体层。在集成电路器件中形成多个半导体层。示例性的，这些半导体层可以是硅(si)半导体层，也可以是锗硅(ge/si)半导体层，以及由其它掺杂、混合晶体构成的半导体层，或是上述的组合。可选的，半导体层的制作可以使用外延生长的工艺。例如，可以通过在单晶衬底上淀积一层薄的单晶层来实现，但本发明并未以此为限。

上述的半导体层具有对准测量图形。具体地说，上述集成电路器件可以有一个半导体层具有对准测量图形，也可以是多个半导体层都具有对准测量图形。例如，在光掩模和集成电路器件上分别设置特定的对准测量图形以实现二者的对准。对准测量图形可以是线状的标记或者其它形状的标记和图案。在如图6a和图6b所示的一种集成电路器件的对准测量图形600中，对准测量图形600为线状标记。然而可以理解，在本发明的另一些实施例中，非线状标记的对准测量图形仍然是可选的实施方式。

上述的对准测量图形可包括多组标记。常见的对准测量图形如对准标记(ovlmark)，可以包括多组线状标记(mark)。例如，图6b所示的一种集成电路器件的对准测量图形600仅示例性的显示了两组标记。可以理解，该对准测量图形600可以按照图6b所示的分布/排列方式向两边延伸，并包括两组或两组以上的标记。

上述的每组标记可包括交替排列的凸条和凹槽。例如，图6b显示的对准测量图形600可以包括多组标记，每组标记都包括了交替排列的凸条和凹槽。每组标记在垂直于标记延伸方向的最外侧为凹槽。参考图6b所示，对准测量图形600的每组标记在垂直于标记延伸方向的最外侧为凹槽(例如凹槽612)。

在本发明的一实施例中，上述形成集成电路器件的对准测量图形的方法中，对准测量图形(例如对准测量图形600)的最外侧的凹槽(例如凹槽612)包括第一侧壁(例如第一侧壁612a)和与第一侧壁(例如第一侧壁612a)间隔相对的第二侧壁(例如第二侧壁612b)。第一侧壁(例如第一侧壁612a)为最外侧的凹槽(例如凹槽612)与位于最外侧的凹槽(例如凹槽612)内侧的凸条(例如凸条611)之间的界面。

在本发明的一实施例中，上述形成集成电路器件的对准测量图形的方法中，对准测量图形(例如对准测量图形600)的相邻两组标记之间为凸台(例如凸台613)。第二侧壁(例如第二侧壁612b)为最外侧的凹槽(例如凹槽612)与凸台(例如凸台613)之间的界面。在本发明的一些示例中，凸台(例如凸台613)的中间部分可以存在凹槽(图未示)。

在本发明的一实施例中，上述集成电路器件的对准测量图形的相邻两组标记之间可以是相互平行的。例如，图6b所示的两组标记相互平行。在本发明的一些实施例中，每组标记在最外侧的凹槽的宽度大于与凹槽相邻的凸条的宽度。应当理解，在本发明中，长度被定义为标记延伸的方向。对应的，宽度被定义为垂直于标记延伸的方向亦即对准测量图形中凸条和凹槽所排列的方向。例如，对于图6b所示的对准测量图形600，凹槽612位于其中一组标记的最外侧，凹槽612的宽度大于与凹槽612相邻的凸条611的宽度。

本发明的以上实施例描述了一种形成集成电路器件的对准测量图形的方法，该形成集成电路器件的对准测量图形的方法可以解决集成电路器件表面形貌发生变化的区域的对准测量图形最外侧的图形轮廓相对粗糙的问题，从而有效地提高了集成电路器件的对准精度。

本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。