专利名称：一种晶片排阻端面电极的制作方法
技术领域：
本发明是有关一种晶片排阻端面电极的制作方法，特别是指一种利用钻石刀片切割机(Dicing Saw)将晶片排阻器的端面部份的连续电极依正背面电极所需的位置、宽度及间距切割，以有效控制排阻器的间距尺寸，提高产品品质及精度、密度的制作方法。
1206尺寸的8电阻素子晶片排阻器由于其微小的间距(pitch)问题而使凹形电极或端面电极的形成方法困难于传统单一电阻素子的晶片电阻器或装有金属片接脚的各式产品；鉴于日趋微小化、精密化的产品需求而发展出小型多连的晶片排阻器(0．635mm pitch，8素子)。
目前多数制造晶片排阻器的竞争者大部份仍以贯孔方式形成凹形电极，此种形式在制造过程中虽然为一种较简易的制程方式，但伴随之却产生其他制程的精度及合格率提高困难，且在使用上由于焊锡后不易检验，重工的困难而衍生许多问题。
传统晶片排阻制程方法1·于贯孔基板进行印刷(如
图1所示)；2·条状剥离(如图2所示)；3·粒状剥离(如图3所示)。
一般的晶片排阻器为贯孔或作金属接脚形式；就晶片排阻而言，贯孔印刷为主要的制程方法以形成端面电极。
特点在印刷的过程中同时形成端面电极而连接正反面的电极；此一制程的特点在节省形成端面电极的制程，且容易制造无需另加特殊设备就可以形成端面电极。
缺失此种贯孔技术的缺失大致分为两部份1、制造限制由于贯孔印刷必需在印刷基板上预先留有孔洞，目前市而上所见大都为0．3×0．6mm，最小可至0．2mm直径的圆孔，而利用印刷正反面导体胶的时机，将导体材料吸入孔中则需要大于贯孔的印刷面积，以目前各厂家一般的印刷精度，此一覆盖贯孔的印刷面积最小需(0．2mm+0．1mm+0．1mm)=0．4mm；在一个0．635mm间距(pitch)的制品中除去0．4mm的印刷面积只剩0．235mm的间隙，若再将基板本身的误差(最大为±0．1mm)考虑进去，则以贯孔方式制作0．635mm间距(pitch)的晶片排阻或更小的间距(pitch)将有很大的困难。
2、客户使用由贯孔技术所形成的产品在客户使用上称为凹电极产品，其在PC板上的焊锡状态及焊锡状态的检验皆不甚良好、容易，且当需要重工时困难度高。
有鉴于已知制作方法有上述缺失，本发明人即针对该等缺失进行研究改良，经长时间研究终有本发明产生。
因此，本发明的目的即旨在提供一种晶片排阻端面电极的制作方法，依本发明的此种晶片排阻端面电极制作方法，是提供一种非贯孔印刷的端面电极形成法，可解决贯孔技术在制造上的限制及客户使用上的不便，而有效控制排阻器的间距尺寸，提高产品品质及精度、密度，并可使同一制程的产品数增加及提高合格率。
为实现上述的目的，本发明所采取的技术方案为一种晶片排阻端面电极的制作方法，其特征在于该方法的步骤为对基板正面单元电阻器及背面电极完成印刷；镭射切割；条状剥离；端面著膜；端面切割是通过钻石刀片对端面部份就连续电极依正背面电极位置、宽度以及间距切割，以制得排阻器端面电极；粒状剥离；电镀；检验；藉此，可有效控制排阻器的间距及尺寸，以提高产品品质及精度。
本发明中对基板正面单元电阻器及背面电极的形成是以薄膜制程制作；或者，对基板正面单元电阻器是以薄膜制程完成，而背面电极是以印刷方式完成。
本发明的此种晶片排阻端面电极制作方法，是提供一种非贯孔印刷的端面电极形成法，可解决贯孔技术在制造上的限制及客户使用上的不便，而有效控制排阻器的间距尺寸，提高产品品质及精度、密度。
同时由于本发明的方法是使用非贯孔基板，基板尺寸的变异消失而可使用大型的基板使同一制程的产品数增加及因减少材料不确定度而增加制程能力、合格率。
下面结合附图对本发明作进一步的详细说明如下图1为常见晶片排阻器贯孔基板印刷完成正面示意图。
图2为常见晶片排阻器条状剥离示图。
图3为常见晶片排阻器粒状剥离示图。
图4为本发明的制作流程图。
图5为本发明的基板印刷完成正面示意图。
图6为本发明的条状剥离示意图。
图7为本发明条状半制品的端面连续膜著膜示意图。
图8为本发明端面连续膜切割分开工程，切割时的状态示意图。
图9为本发明的条状半制品经过钻石切割后的示意图。
图10为本发明端面连续膜切割条状半制品分开后的正面示意图。
图11为本发明粒状剥离工程后的单一晶片排阻。
请参照图4，本发明的此种晶片排阻端面电极制作方法，步骤为1．对基板正面单元电阻器及背面电极完成印刷(如图5所示)；2．镭射切割(如图6所示)；3．条状剥离；4．端面著膜(如图7所示)；5．端面切割(如图8、9所示)；6．粒状剥离(如图11所示)；7．电镀；8．检验。
本发明为利用切割的手段以达成形成端面电极的目的。将印刷完成的陶瓷基板经镭射切割并剥成条状，而得到晶片排阻器，此时端面部份为陶瓷基板的断面，未与正背面电极连接；将此条状的半制品置入一“冂”形冶具中加以整列，并使端面部份露出于冶具的两侧，以Sputter(喷镀)方法在端面进行著膜1；著膜后的端面为连续的导体，而正背面电极2是由印刷、烧结而形成，故其尺寸、间隙皆可由设计而更改，使印刷制程能力最小可达宽度0．1mm的线条，较之贯孔所需的最小尺寸(0．4mm)仅为其1／4而已，亦即在0．635mm间距(pitch)或更小的电极间距(0．5mm)皆无先天的尺寸限制。
为使端面部份的连续导体如同正背面电极一样分开，以达各电阻素子的功能，本发明利用钻石刀片切割机(Dicing Saw)，藉由钻石刀片3对晶片的端面部份进行切割，只要决定钻石刀片3的厚度，即可使晶片端面部份的连续电极4依正背面电极2所需的位置、宽度、间距得以切割，从而得到预定尺寸的排阻器端面电极。
使用本发明的制造程序有以下的功能1、每单位基板上晶片排阻数增加一般贯孔基板由于以此法制作晶片排阻的基板在成形时即需以模具冲孔，模具费高昂，且因陶瓷基板的烧结收缩不易控制，一般贯孔基板的制造尺寸为60mm×45mm，故单位基板上最多约可排列晶片排阻684颗。一般空白无加工基板由于无贯孔的影响，基板的尺寸可放大至基板厂商制程能力所及的尺寸；以本发明的实施例所用的基板80mm×84mm，其基板上最多可排及的晶片排阻数有1173颗，为一般贯孔基板的1．7倍多。以相同的基板制造流程，利用本发明的方法将可多获得近一倍的晶片排阻。
2、基板的尺寸精度可忽略并增加制程合格率贯孔基板如上述因陶瓷烧结的收缩，预先冲好的孔洞其大小位置精度受烧结的尺寸变化而受影响，目前的精度通常以一个列(rank)内±100μm为其精度，而基板厂商在烧制基板时通常将完成的基板依尺寸分成数十个列(rank)，而交货于使用者通常至少有十数个rank的基板，因此在作基板印刷时除了需制作等数量的网版套数外，由于尺寸的差异可大至1mm(基板外围尺寸)以上，在后续的自动化的设置上将产生困扰；最严重的是由于尺寸的不准使得基板上印刷图形的设计受到很大的限制，使得制程的宽容度、产品性能无法提高。甚至，无法制作更微小化的产品。
一般空白无加工基板使用三点决定一平面的原理作定位在印刷上及条状粒状切割上无公差太大的问题，一般的公差在0．02mm左右，使得产品的设计宽容度大增，在制作更微小化产品的技术上也无大的障碍。
以上的功能皆可因使用本发明的制作方法而舍去以往的贯孔基板，而使用空白基板所得的功效。
综上所述，本发明的此种晶片排阻端面电极的制作方法，其先在基板正面单元电阻器完成印刷，再利用镭射切割的方式作条状剥离，对电阻器的端面进行端面著膜，再通过钻石刀片切割机(Dicing Saw)对端面部份就连续电极依正背面电极位置、宽度以及间距切割，从而获得排阻器端面电极的制作方法，确实可以使用非贯孔基板，使单位基板的产量增加，并可有效控制排阻器的间距及尺寸，以提高产品品质及精度；其可克服常见制作方法的缺失，而其未见诸公开使用，故提出发明专利申请。
权利要求
1.一种晶片排阻端面电极的制作方法(二)，其特征在于该方法的步骤为对基板正面单元电阻器及背面电极完成印刷；镭射切割；条状剥离；端面著膜；端面切割是通过钻石刀片对端面部份就连续电极依正背面电极位置、宽度以及间距切割，以制得排阻器端面电极；粒状剥离；电镀；检验。
2.如权利要求1所述的晶片排阻端面电极的制作方法(二)，其特征在于对基板正面单元电阻器及背面电极的形成是以薄膜制程制作。
3.如权利要求1所述的晶片排阻端面电极的制作方法(二)，其特征在于对基板正面单元电阻器是以薄膜制程完成，而背面电极是以印刷方式完成。
全文摘要
一种晶片排阻端面电极的制作方法,是先在基板正面单元电阻器完成印刷,再利用镭射切割的方式作条状剥离,对电阻器的端面进行端面著膜,再通过钻石刀片切割机(DicingSaw)对端面部分就连续电极依正背面电极位置、宽度以及间距切割,从而获得排阻器端面电极;藉此,可有效控制排阻器的间距及尺寸,以提高产品品质及精度、密度。
文档编号H01L27/01GK1205552SQ97112249
公开日1999年1月20日 申请日期1997年7月10日 优先权日1997年7月10日
发明者廖世昌, 林义雄 申请人:乾坤科技股份有限公司