专利名称：半导体芯片的小型化的制作方法
技术领域：
本发明涉及具有场效应晶体管单元的半导体芯片和其中装有这种半导体芯片的半导体器件。
图1-3表示在日本专利特许公开No.274116公开的现有技术的半导体器件的结构。
如图1所示，该现有技术半导体器件具有与芯片安装部分相连的半导体芯片105，其中芯片安装部分形成在提供有输入端引线102和输出端引线103的外壳(package)101的中心中。在外壳101内部的绝缘板上提供其上形成输入布线图形的输入匹配电路衬底114和其上形成输出布线图形的输出匹配电路衬底115。
在半导体芯片105表面上形成栅极106、源极107和漏极108，如图2所示。场效应晶体管单元112由栅条(gate fingers)、源条(source fingers)和漏条(drain fingers)的三相邻条构成。栅条从与栅极106相连的栅母线110延伸，源条从源极107延伸，漏条从漏极108延伸。与电源相连的反侧源极(未示出)形成在源极107的反面上；源极107和反侧源极通过源通孔109连接。将与其它半导休芯片的栅相连接的互连电极111与栅母线110的两端相连。
如图3所示，半导体芯片105的栅极106借助金属线116与输入匹配电路衬底114连接，漏极108借助金属线117与输出匹配电路衬底115连接。另外，相邻半导体芯片105的互连电极111通过金属线113连在一起，每个半导体芯片105之间的栅极电压就这样保持在恒定电平。
通过增加半导体芯片上的场效应晶体管的栅宽度可以在上述现有技术的半导体器件中得到更高的场效应晶体管的输出。增加栅宽度，即栅条总延伸度的方法包括增加栅条的长度和增加栅条数量。但是，如果栅条制得更长，则场效应晶体管单元的输出效率(增益)下降。另一方面，如果栅条的数量增加，则在保持栅间隔均匀以防止耐热性变坏的同时增加栅条的数量由于栅宽度的增加不仅会导致半导体芯片面积的增加，而且导致在输入信号之间产生相差。结果，增加场效应晶体管的栅宽度的缺点是栅极和漏极面积增加了，并且半导体芯片的面积也相应增加了。
利用形成在源极中的源通孔，从半导体芯片的反侧施加电源。从而给接近于场效应晶体管单元的源施加电源，现有技术中以此来尝试减少源电感，即一种寄生元件。不幸的是，其中形成源通孔的源极所要求的大面积对整个半导体芯片的面积的减少是个障碍。在上述现有技术的半导体器件中，例如场效应晶体管单元占据半导体芯片面积的25％或低于25％，这种结构就妨碍了半导体器件的高度集成，结果制造成本更高。
而且，形成源通孔需要施加保护膜、光曝光和显影，接着在半导体芯片的反面上腐蚀。这个工艺过程会引起关于形成的源通孔相对于源极的位置的问题，由于在形成通孔时的不充分腐蚀导致供给不足的电源，或者反过来，由于在形成通孔时过量腐蚀，导致通孔比源极大。通孔由例如金的金属填满，但是由于填充不足或过量填充都会引起供给电源不足的问题。这样，形成有通孔的结构会对半导体器件的可靠性产生不良影响，并且半导体器件的生产率的提高复杂了。
本发明的一个目的是提供容许具有较小面积和改进的生产率的半导体芯片。
本发明另一目的是提供结合有上述半导体芯片的半导体器件。
根据本发明的一个方案，场效应晶体管单元是由三相邻条构成，其每个从源极、栅极和漏极延伸。在半导体芯片的外边缘上并从半导体芯片的正面到反面形成源极。因为不需要在半导体芯片的源极中形成源通孔，所以源极可以占据较小的面积。另外，没有通孔，保证了半导体器件的可靠性。
栅母线最好沿着半导体芯正面上的源极形成环线结构。
采用至少一部分环线形成的栅母线被分割的结构可以防止在场效应晶体管单元中产生寄生振荡。
在半导体芯片的角部分上形成栅极的结构是较优选的。
在半导体芯片的中心部分上形成漏极的结构是较优选的。
根据本发明的另一方案，半导体器件由下列部分组成芯片安装部分，其中连接并安装本发明的半导体芯片；输入匹配电路衬底，其将与半导体芯片的栅极相连；输出匹配电路衬底，其将与半导体芯片的漏极相连。通过采用在半导体芯片上形成多个栅极的结构，其中每个栅极通过金属线与输入匹配电路衬底相连并且每个金属线的长度相同，传输到金属线的输入信号可以在输入信号之间不产生相差的情况下输入到半导体芯片。
下面通过参照表示本发明实例的附图，详细描述本发明，使本发明的上述和其它目的、特点和优点更明显。
图1是表示现有技术半导体器件内部的平面图；图2是表示图1中所示半导体器件中的半导体芯片的平面图；图3是表示图1中所示半导体器件中电路衬底和半导体芯片之间连接状态的透视图；图4是表示根据本发明的半导体器件的第一实例的半导体芯片平面图；图5是表示图4中所示半导体芯片的一部分放大的平面图；图6是表示图4和5中所示半导体芯片与半导体器件的输入匹配电路衬底连接的状态的透视图；图7是表示图4和5中所示半导体芯片与半导体器件的电路衬底连接状态的透视图；图8是表示图7中所示半导体器件的平面图；图9是表示作为连接多个图4和5中所示半导体芯片的了四个半导体芯片连接成一列的状态的平面图；图10是表示根据本发明半导体器件的第二实施例半导体芯片的平面图；图11是表示图10中所示半导体芯片与半导体器件的输入匹配电路衬底连接的状态透视图；图12是表示图10中所示半导体芯片与半导体器件的电路衬底连接的状态的透视图；图13是表示图12中所示半导体器件的平面图；图14是表示根据本发明半导体器件的第三实施例半导体芯片的平面图15是表示图14中所示半导体芯片与半导体器件的输入匹配电路衬底连接状态的透视图；图16是表示图14中所示半导体芯片与半导体器件的电路衬底连接状态的透视图；图17是表示图16中所示半导体器件平面图；图18是表示根据要发明半导体器件的第四实施例半导体芯片一部分放大的平面图。
第一实施例如图4所示，在本实施例半导体器件中的半导体芯片中，在半导体芯片的整个周边形成源极3，以便从正面到反面封闭半导体芯片。另外，沿着半导体芯片的正面部分上源极3的内侧，形成环形栅母线5。在半导体芯片的四个角上，栅极2设置成与栅母线5相连的状态。最后，互连电极6设置在半导体芯片的两面部分上并处于与栅母线5相连状态，漏极4设置在半导体芯片的中心部分上。
场效应晶体管单元7是由栅条8、源条9、漏条10的三相邻条组成。栅条8从与栅极2连接的栅母线5延伸，源条9从源极3延伸，漏条10从漏极延伸。这些条形成在如图5所示的半导体芯片的正面上。
在上述半导体芯片结构中，从形成在半导体反面上的一部分源极3输送电源，所以不需要在源极中形成源通孔，并容许源极具有较小面积。在栅宽(栅条的总长度)与现有技术的相等时，可以减小半导体芯片的面积，或换言之，可以在不增加在现有技术之上的半导体芯片的面积的情况下增加栅宽。另外，不形成源通孔使半导体芯片的生产率和可靠性都有所提高。
图6表示图4和5中所示半导体芯片与半导体器件的输入匹配电路衬底连接的情况。
在本实施例的半导体器件17中，将输入匹配电路衬底11连接到靠近输入匹配电路衬底11设置的栅极2的金属线14a，和将输入匹配电路衬底11连接到远离输入匹配电路衬底11设置的栅极2的金属线14b具有相同长度，如图6所示。提供有半导体器件的输入匹配电路衬底11、输出匹配电路衬底12、芯片安装部分13、输入引线和输出引线的外壳(未示出)结构与图1中所示现有技术半导体器件的结构相同，这里不再描述。
通过上述结构，在每个金属线14a和14b上传输的每个输入信号可以输入到半导体芯片，且不会出现信号之间的相差。
而且，设置在半导体芯片1反面上的源极3与芯片安装部分13连接，由此实现电源供给。因此可以靠近场效应晶体管7进行电源供给，这将减少源电感，这是一种寄生元件。
图7和8表示图4和5中所示半导体芯片与半导体器件的电路衬底连接的结构。半导体芯片1的漏极4通过多条金属线15与半导体器件17的输出匹配电路衬底12连接。参照图6的说明，栅极2和输入匹配电路衬底11通过金属线14a和14b相连。
另外，如图9所示，通过用金属线16连接相互邻近的半导体芯片1的互连电极6，将多个半导体芯片连成一串。第二实施例在本实施例半导体器件的半导体芯片中，除了设置在半导体芯片四个角中的栅极22a之外，还在半导体芯片的中间边缘部分中设置栅极22b，如图10所示。半导体芯片中的每个栅极22a、源极23、漏极24、栅母线25、互连电极26和场效应晶体管单元27都与图4和5中所示半导体芯片的相同，这里不再详细描述。
在通过增加场效应晶体管单元的栅条(未示出)数量来增加栅宽的情况下，在场效应晶体管单元内部靠近栅极的部分和远离栅极的部分的布线长度之间的差别更大。在此情况下，场效应晶体管单元的输出效率(增益)下降，特别是在高频区。但是，如果除了在半导体芯片的四个角设置栅极22a之外，还设置一个或多个栅极22b，象本例这样，那么既使在场效应晶体管单元栅条数量增加情况下，也能减小靠近栅极和远离栅极的场效应晶体管的部分之间布线距离的差，从而使场效应晶体管单元的输出效率保持在高水平。
图11表示图10中所示半导体芯片与半导体器件的输入匹配电路衬底连接的情况。提供图11所示半导体器件33的输入匹配电路衬底28、输出匹配电路衬底29、芯片安装部分30、输出引线和输出引线的外壳(未示出)结构与图1中所示现有技术半导体器件的结构相同，这里不再详细描述。
如图6所示的半导体器件7，本例的半导体器件提供连接输入匹配电路衬底28与靠近输入匹配电路衬底28设置的栅极22a和22b的金属线31a和连接输入匹配电路衬底28与远离输入匹配电路衬底28设置的栅极22a和22b的金属线31b。金属线31a和31b具有相同长度。传输到每个金属线31a和31b的输入信号在不发生相差情况下输入到半导体芯片21。
图12和图13每个都表示图10中所示半导体芯片与半导体器件的电路衬底相连的情况。半导体芯片21的漏极24通过多条金属线32与半导体器件33的输出匹配电路衬底29相连。正如参照图11的解释，输入匹配电路衬底28通过金属线31a和31b与栅极22a和22b相连。第三实施例如图14所示，在本例的半导体芯片中没有设置互连电极，但是本例的半导体芯片在分别由图4和10中所示半导体芯片中的互连电极6和26占据的位置设置场效应晶体管单元46b。另外，在本例半导体芯片四个角上提供的栅极42a形成得比在图4和10中所示半导体芯片的四个角上提供的栅极2和22a大，这些栅极42a执行互连电极的功能。通过在半导体芯片提供多个场效应晶体管单元46a和46b可以容许半导体器件的有更高集成度。图14中所示半导体芯片的每个栅极42b，源极43、漏极44、栅母线45和场效应晶体管单元46a都与图10中所示半导体芯片的相同，这里不再解释。
图15表示图14中所示半导体芯片与半导体器件的输入匹配电路衬底相连的情况。提供图15中所示半导体器件53的输入匹配电路衬底47、输出匹配电路衬底48、芯片安装部分49、输入引线和输出引线的外壳(未示出)结构与图1中所示现有技术半导体器件的相同，这里不再说明。
正如在图6中所示半导体器件17中，在本例的半导体器件53中，提供具有相同长度的金属线50a和50b，其中金属线50a连接输入匹配电路衬底47和靠近输入匹配电路衬底47的栅极42a和42b，金属线50b连接入匹配电路衬底47和远离输入匹配电路衬底47的栅极42a和42b。传输到每条金属线50a和50b的输入信号在不发生相差情况下输入到半导体芯片41。另外，提供在本例半导体芯片的四个角上的栅极42a形成得较大，并还能起到图4和10中所示互连电极6的26的功能。通过用金属线51连接相互邻近半导体芯片(未示出)的栅极42a可以将多个半导体芯片连成一串。
图16和17表示图14中所示半导体芯片与半导体器件的电路衬底相连的情况。半导体芯片41的漏极44通过多条金属线52与半导体器件53的输出匹配电路衬底48相连。如参照图15的描述，栅极42a和42b通过金属线50a和50b与输入匹配电路衬底47连接，相邻半导体芯片(未示出)的栅极42a通过金属线51连接。第四实施例在栅母线4,25和45作为沿着半导体芯片的外边缘形成的环线的结构中，如图4、10、14中所示半导体芯片，在场效应晶体管单元中倾向于产生寄生振荡。作为对抗措施，通过在栅母线65的一部分中提供分离部分65a来分割一部分环形栅母线65，这样可以防止在场效应晶体管单元中产生的寄生振荡，如在本例图18中所示半导体芯片中。
图18中所示半导体芯片的每个栅极62a和62b、源极63、漏极64、场效应晶体管单元66a和66b的结构与图14中所示半导体芯片的结构相同，因此不再详细说明。
在使用具体例子描述本发明优选实施例的同时，这种描述只用于说明，应该明白，在不脱离下面权利要求书的精神和范围条件下是可以做出各种修改和改变的。
权利要求
1．一种半导体芯片，包括源极，从所述半导体芯片的正面到反面形成在所述半导体芯片的外边缘上；栅极；漏极；与所述栅极连接的栅母线；和场效应晶体管单元，由分别从所述源极、所述栅极、和所述漏极伸的三个相邻条构成。
2．如权利要求1的半导体芯片，其特征在于所述栅母线形成沿所述半导体芯片正面上的源极的环形结构。
3．如权利要求2的半导体芯片，其特征在于形成环形的所述栅母线在至少一部分处被分割。
4．如权利要求1的半导体芯片，其特征在于所述栅极形成在所述半导体芯片的角上。
5．如权利要求1的半导体芯片，其特征在于所述漏极形成在所述半导体芯片的中心部分上。
6．一种半导体器件，包括半导体芯片连接和安装在其中的芯片安装部分，所述半导体芯片包括从所述半导体芯片的正面到反面形成在半导体芯片的外边缘上的源极、栅极、漏极、与所述栅极连接的栅母线、和由每个从所述源极、所述栅极、和所述漏极延伸的三相邻条构成的场效应晶体管单元；与所述半导体芯片的栅极连接的输入匹配电路衬底；和与所述半导体芯片的漏极连接的输出匹配电路衬底。
7．如权利要求6的半导体器件，其特征在于多个所述栅极形成在所述半导体芯片上；每个所述栅极通过金属线与所述输入匹配电路衬底连接；每条所述金属线形成具有相同长度。
全文摘要
在半导体芯片上形成源极、栅极、漏极和与所述栅极连接的栅母线。半导体芯片上形成的场效应晶体管单元由每个从源极、栅极、漏极延伸的三相邻条组成。源极形成在半导体芯片的外边缘上,从半导体芯片的正面到反面。
文档编号H01L23/482GK1212471SQ9811939
公开日1999年3月31日 申请日期1998年9月25日 优先权日1997年9月25日
发明者河野纯子 申请人:日本电气株式会社