芯片尺寸封装的pin二极管及其制作方法
【技术领域】
[0001]本发明属于半导体功率器件，涉及一种PIN 二极管器件，具体地说是一种芯片尺寸封装的PIN 二极管，同时本发明还提供了该芯片尺寸封装的PIN 二极管的制作方法。
【背景技术】
[0002]PIN 二极管是两边为重掺杂的N+型和P+型半导体，中间夹一层电阻率很高的本征半导体I层，其因具有开关速度快、反向击穿电压高、可控功率大、损耗小以及在正反向偏置下能得到近似短路和开路等良好特性，而在军用、民用领域的电子装备中成为不可或缺和不可代替的关键器件，尤其是随着数码家电、个人移动通信设备的迅速发展，用于手机天线、蓝牙通讯天线的发送和接收开关电路的微波PIN 二极管市场前景广阔。
[0003]现有的SMT封装的PIN 二极管的体积大小难以满足数码家电、个人移动通信设备不断小型化的要求(例如智能手机使用的屏幕尺寸更大，需要提供高画质的多媒体内容)，且业界现在更加强调元件使用的封装技术，而非过去仅强调元件使用的工艺技术，因此研究和开发新型的、小尺寸PIN 二极管构件具有重要的意义。
[0004]目前，各半导体制造商也已在此领域进行巨额投资，推出了配合大幅减小尺寸同时能够增强多方面性能指针的新颖途径。其中，最新的采用芯心尺寸封装技术(ChiPScale Package,CSP)的半导体分立器件由于其能以同样的电路板占位面积和更小的体积，实现数倍的功率密度，迅速成为一个极具吸引力的研究领域，也为分立器件的CSP业界指出了一条路线，创新的便携式设计能够长期沿此路线迈向未来。由于CSP技术对硅片的利用程度更高，元件与PCB之间的接触更为紧密，整体能效更高；而DSN元件的小占位面积及更高的功率密度，对分立元件对整体PCB面积预算仅有极小影响，并不会严重影响空间受限之产品外壳内的布线，因此利用CSP技术封装PIN二极管能够满足现有电子产品的需求。不仅如此，只要电路板的可用面积减小，这些元件的低厚度及小占位面积也会相应减小，进而能够适合较低厚度的纤薄造型消费性电子设计。
[0005]虽然，CSP技术具有上述的优势，但是由于现有技术中PIN 二极管芯片式封装技术却并未成熟，因此，现有技术中缺少利用CSP技术制造PIN 二极管的工艺，不能满足电子产品的需求。此外，由于现有技术中材料和工艺成本的原因，PIN 二极管的中间层不可能做成理想的本征半导体，而是多少含有少量杂质，导致现有技术中的PIN 二极管难以达到理想状态的零插入损耗和无穷大隔离度。
【发明内容】
[0006]本发明的目的是提供一种芯片尺寸封装的PIN 二极管，结合现有的PIN工艺与生产技术，探索多层金属化引线技术、新型光敏性聚酰亚胺(Polyimide)光刻及钝化保护技术等，研制出性能良好，能广泛运用于手机天线、蓝牙通讯天线的发送和接收开关电路的芯片级尺寸封装PIN 二极管。
[0007]为解决上述技术问题，本发明所采用的技术方案是: 一种芯片尺寸封装的PIN 二极管，它包括从下至上依次层叠的金属层、N+衬底层、高阻外延层，所述高阻外延层的顶端由上至下分别延伸设有P+区和N+区，所述P+区未贯通高阻外延层设置，而N+区贯通高阻外延层与N+衬底层相连；在P+区与N+区上分别设有多层金属构成的金属电极，未设置金属电极的高阻外延层表面上设阻挡层，在PIN 二极管的四周、除去两个金属电极外的部位均包裹有绝缘保护层。
[0008]作为对本发明金属电极的限定:所述金属电极包括自P+区或N+区处向上依次层叠的金属互连层、金属粘附层、金属隔挡层、导电层。
[0009]作为对本发明的进一步限定:所述金属互连层的材质为金属铝，金属粘附层的材质为金属钨或金，金属隔挡层为宽度不同的两层金属铜，导电层的材质为锑、锡、镍或金中的一种。
[0010]作为对本发明的另一种限定:所述高阻外延层为在N+衬底层上正向外延得到的厚度为10?6 μ m、掺杂浓度为113?10 14CnT3的N-外延层；所述阻挡层为氧化的二氧化硅层；所述P+区的结深为0.5?1.5 μ m，掺杂浓度为118?102°cm_3;所述N+区掺杂浓度为 119 ?121cnT3;
所述P+区为PIN 二极管的阳极区，N+区为PIN 二极管的阴极区，P+区和N+区之间的高阻外延层为PIN 二极管的I区。
[0011]作为对上述本发明金属层的限定:所述金属层的材质为钼、金或银中的一种；PIN二极管外包裹的绝缘保护层为光敏聚酰亚胺层。
[0012]本发明还提供了一种芯片尺寸封装的PIN 二极管的制造方法，包括以下步骤:
(一)若干个PIN二极管的制作:
11)制作N+衬底层与高阻外延层作为PIN二极管的基板，并在高阻外延层的表面氧化形成阻挡层；
12)在高阻外延层上分别通过光刻窗口、杂质扩散得到若干个PIN二极管的PN结；
13)在每个PN结上形成多层金属构成的金属电极；
14)在N+衬底层的背面形成金属层；
(二)将步骤(一)中制成的PIN二极管结构进行一体化封装钝化:
21)在制作好若干个PIN二极管的整体结构的四周挖深槽；
22)在深槽内填充绝缘保护材料形成纵向的侧面绝缘保护层；
(三)分割包装:将步骤(二)中封装钝化好的含有多个PIN二极管的整体结构进行切割，形成芯片尺寸封装的单个PIN 二极管。
[0013]作为对上述方法的限定:所述步骤11)中的N+衬底层是在硅片上掺杂N型杂质得到的；高阻外延层是在N+衬底上正向外延并轻掺杂磷得到的N-外延层；阻挡层是在N-外延层表面氧化二氧化硅形成的。
[0014]作为对上述方法的进一步限定:所述步骤12)包括以下的步骤:
①在步骤11)二氧化硅层表面旋涂光敏聚酰亚胺，经光刻得到P+区窗口，在形成的窗口表面通过扩散P型杂质得到未贯通N-外延层的P+区；然后
②再次热氧化得到完整的二氧化硅层，然后在新形成的二氧化硅层的表面旋涂光敏聚酰亚胺，经光刻得到N+区窗口，在形成的窗口表面扩散磷得到贯通N-外延层、与N+衬底层相连通的N+区。
[0015]作为对上述方法的更进一步限定:所述步骤13)包括以下步骤:
i )在步骤②的基础上再次氧化得到完整的二氧化硅阻挡层，然后再次涂覆光敏聚酰亚胺，经光刻后分别得到P+区与N+区的引线窗口，分别在两个引线窗口表面通过物理淀积生成一层金属铝，之后刻蚀出铝电极形成金属互连层；
? )在步骤i )的基础上淀积金属钨/金形成金属粘附层，再在金属钨/金表面淀积金属铜，形成金属隔挡层的第一层金属铜，然后经过离子刻蚀得到初步的金属电极；
iii)在步骤ii)形成结构的表面旋涂一层厚的光敏聚酰亚胺，并经刻蚀留出P+区与N+区金属电极引线孔；
iv)在步骤iii)形成结构的表面再次旋涂一层厚的光敏聚酰亚胺，同样刻蚀出P+区与N+区金属电极引线孔；
V )在步骤iv)形成结构的光敏聚酰亚胺刻蚀槽里首先电镀金属铜，形成金属隔挡层的第二层金属铜，然后在第二层金属铜上电镀锑、锡、镍、金中的一种，形成导电层；
所述步骤14)中的金属层是在步骤V )形成结构的N+衬底层的背面溅射钼、金、银中的一种形成的，然后在金属层的表面涂覆光敏聚酰亚胺。
[0016]作为对上述方法的最后一种限定:所述步骤21)中对若干个PIN 二极管整体结构挖深槽的方法是通过DISC划片机在相邻两个PIN 二极管之间刻半槽，或者通过宽激光划片机在相邻两个PIN 二极管之间刻出连接晶片上下层的透槽；所述步骤22)中在深槽内填充的绝缘材料为光敏聚酰亚胺，与之前步骤iii)、iv)、步骤14)中涂覆的光敏聚酰亚胺共同构成每个PIN 二极管的绝缘保护层。
[0017]由于采用了上述的技术方案，本发明与现有技术相比，所取得的技术进步在于:
(1)本发明采用多