一种阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002] 高透过率高级超维场转换技术型（简称HADS)显示装置，HADS显示装置包括阵列 基板、彩膜基板以及位于其间的液晶分子层。
[0003] 具体地，如图1所示，HADS显示装置的阵列基板包括薄膜晶体管、板状的像素电极 1'和狭缝状的公共电极2'，其中，薄膜晶体管包括栅极3'、栅极绝缘层4'、有源层5'、源极 6'和漏极7'，像素电极1'与薄膜晶体管的漏极7'电连接，通常，薄膜晶体管的源极6'和 漏极7'的材质为Mo/Al/Mo三层结构，像素电极1'的材质为氧化铟锡（ITO)。
[0004] 发明人发现，在阵列基板的制作过程中，像素电极1'不可避免的会与薄膜晶体管 的漏极1'的侧壁接触，进而与漏极7'中的A1层接触，在阵列基板的使用过程中，A1和像 素电极1'将发生置换反应，具体为，A1将像素电极1'中的In和Sn置换出，从而影响像素 电极1'的导电性，导致像素电极1'失效，而不能正常充电，进而导致HADS显示装置出现不 良。
【发明内容】
[0005] 本发明所要解决的技术问题在于提供一种阵列基板及其制作方法、显示装置，能 够防止像素电极失效。
[0006] 为解决上述技术问题，本发明实施例提供了一种阵列基板，采用如下技术方案：
[0007] 一种阵列基板，包括衬底基板和位于所述衬底基板上的薄膜晶体管和像素电极， 所述薄膜晶体管的漏极包括相互叠加的至少两个导电层，其中，除距离所述衬底基板最远 的一个导电层之外，至少一个导电层的材质为铝，所述像素电极的材质为氧化铟锡，所述像 素电极与所述漏极中距离所述衬底基板最远的一个导电层电连接，所述漏极靠近所述像素 电极的侧壁与所述像素电极之间设置有隔离层。
[0008] 所述隔离层为绝缘层，所述隔离层覆盖整个所述阵列基板，所述阵列基板还包括 贯穿所述隔离层的过孔，所述像素电极通过所述过孔与所述漏极中距离所述衬底基板最远 的一个导电层电连接。
[0009] 所述阵列基板还包括位于所述薄膜晶体管和所述像素电极上的钝化层，以及位于 所述钝化层上的公共电极，所述公共电极为狭缝状电极或者条状电极。
[0010] 本发明实施例提供了一种阵列基板，该阵列基板包括薄膜晶体管和像素电极，薄 膜晶体管的漏极靠近像素电极的侧壁与像素电极之间设置有隔离层，从而能够防止薄膜晶 体管的漏极中材质为铝的导电层和材质为氧化铟锡的像素电极接触，从而能够防止铝将像 素电极中的铟和锡置换出，从而不会影响像素电极的导电性，防止了像素电极失效，进而避 免显示装置出现不良。
[0011] 此外，本发明实施例还提供了一种显示装置，该显示装置包括以上任一项所述的 阵列基板。
[0012] 为了进一步解决上述技术问题，本发明实施例还提供了一种采用如下技术方案：
[0013] -种阵列基板的制作方法，包括：
[0014] 在衬底基板上形成薄膜晶体管，所述薄膜晶体管的漏极包括相互叠加的至少两个 导电层，其中，除距离所述衬底基板最远的一个导电层之外，至少一个导电层的材质为铝；
[0015] 形成包括隔离层的图形，所述隔离层位于所述漏极靠近像素电极的侧壁与像素电 极之间；
[0016] 形成包括所述像素电极的图形，所述像素电极的材质为氧化铟锡，所述像素电极 与所述漏极中距离所述衬底基板最远的一个导电层电连接。
[0017] 所述隔离层为绝缘层，所述隔离层覆盖整个所述阵列基板。
[0018] 在所述形成包括隔离层的图形，之后，包括：
[0019] 经过构图工艺，形成贯穿所述隔离层的过孔，所述过孔用于电连接所述像素电极 和所述漏极中距离所述衬底基板最远的一个导电层。
[0020] 所述经过构图工艺，形成贯穿所述隔离层的过孔，包括：
[0021] 在所述隔离层上涂布一层光刻胶；
[0022] 使用半灰阶掩膜板遮盖所述光刻胶，对所述光刻胶进行曝光，其中，所述过孔对应 位置处的所述光刻胶全曝光，所述像素电极对应位置处的所述光刻胶半曝光，其他位置处 的所述光刻胶完全不曝光；
[0023] 对所述光刻胶进行显影，其中，所述过孔对应位置处形成光刻胶完全去除区，所述 像素电极对应位置处形成光刻胶部分保留区，所述其他位置处形成光刻胶完全保留区；
[0024] 对所述隔离层进行刻蚀，其中，所述光刻胶完全去除区处的所述隔离层被刻蚀掉， 形成所述过孔。
[0025] 在所述对所述隔离层进行刻蚀，之后，还包括：
[0026] 经过灰化工艺，去除所述光刻胶部分保留区处的所述光刻胶，所述光刻胶完全保 留区处的所述光刻胶仍有残留；
[0027] 所述形成包括所述像素电极的图形，包括：
[0028] 在整个所述阵列基板上形成一层氧化铟锡；
[0029] 剥离所述光刻胶完全保留区处残留的所述光刻胶，同时将所述光刻胶上覆盖的氧 化铟锡去除，形成包括所述像素电极的图形，所述像素电极通过所述过孔与所述漏极中距 离所述衬底基板最远的一个导电层电连接。
[0030] 所述阵列基板的制作方法还包括：
[0031] 在所述薄膜晶体管和所述像素电极上形成钝化层；
[0032] 在所述钝化层上形成包括公共电极的图形，所述公共电极为狭缝状电极或者条状 电极。
[0033] 本发明实施例提供了一种阵列基板的制作方法，该制作方法包括形成包括隔离层 的图形，隔离层位于所述漏极靠近像素电极的侧壁与像素电极之间，从而能够防止薄膜晶 体管的漏极中材质为铝的导电层和材质为氧化铟锡的像素电极接触，从而能够防止铝将像 素电极中的铟和锡置换出，从而不会影响像素电极的导电性，防止了像素电极失效，进而避 免显示装置出现不良。
【附图说明】
[0034] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些 实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附 图获得其他的附图。
[0035] 图1为现有技术中的阵列基板的结构示意图；
[0036] 图2为本发明实施例中的阵列基板的结构示意图；
[0037] 图3为本发明实施例中的阵列基板的制作方法流程图；
[0038]图4为本发明实施例中形成薄膜晶体管后的阵列基板的结构示意图；
[0039] 图5为本发明实施例中形成隔离层后的阵列基板的结构示意图；
[0040] 图6为本发明实施例中形成过孔的流程图；
[0041] 图7为本发明实施例中对光刻胶进行显影后的阵列基板的结构示意图；
[0042] 图8为本发明实施例中对隔离层进行刻蚀后的阵列基板的结构示意图；
[0043] 图9为本发明实施例中灰化工艺后的阵列基板的结构示意图；
[0044] 图10为本发明实施例中形成像素电极的流程图；
[0045] 图11为本发明实施例中形成氧化铟锡后的阵列基板的结构示意图；
[0046] 图12为本发明实施例中形成像素电极后的阵列基板的结构示意图。
[0047] 附图标记说明：
[0048] 1一衬底基板； 2-栅极； 3-栅极绝缘层；
[0049]4一有源层； 5-源极； 6-漏极；
[0050]7一隔尚层； 71一过孔； 8-像素电极；
[0051] 9 一钝化层； 10-公共电极； 11 一光刻胶。
【具体实施方式】
[0052] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施 例，都属于本发明保护的范围。
[0053] 实施例一
[0054] 本发明实施例提供了一种阵列基板，能够防止像素电极失效。
[0055] 具体地，如图2所示，该阵列基板包括衬底基板1和位于衬底基板1上的薄膜晶体 管和像素电极8,薄膜晶体管的漏极6包括相互叠加的至少两个导电层，其中，除距离衬底 基板1最远的一个导电层之外，至少一个导电层的材质为铝，像素电极8的材质为氧化铟 锡，像素电极8与漏极6中距离衬底基板1最远的一个导电层电连接，漏极6靠近像素电极 8的侧壁与像素电极8之间设置有隔离层7,从而能够防止漏极6中材质为铝的导电层和像 素电极8接触，从而能够防止铝将像素电极8中的铟和锡置换出，从而不会影响像素电极8 的导电性，防止了像素电极8失效，进而避免显示装置出现不良。
[0056] 需要说明的是，如图2所示，以上所述的薄膜晶体管包括漏极6,还包括栅极2、栅 极绝缘层3、有源层4和源极5,其中，源极5和漏极6同层设置且同时形成。可选地，源极 5和漏极6为Mo/Al/Mo三层结构，其中，距离衬底基板1最近的一层Mo层的厚度为丨50A， A1层的厚度为3000A，距离衬底基板1最远的一层M〇层的厚度为80〇A。另外，可选地，像 素电极8的的厚度为400A。
[0057] 进一步地，隔离层7可以为导电层或者绝缘层。当隔离层7为导电层时，由于阵列 基板上还设置有其他导电结构，为了避免隔离层7的设置影响其他导电结构的正常功能， 需要对隔离层7单独进行构图，从而使得阵列基板的制作过程比较复杂；当隔离层7为绝缘 层时，则会避免上述情况的出现。因此，如图2所示，本发明实施例中优选隔离层7为绝缘 层，隔离层7覆盖整个阵列基板，此时，阵列基板还包括贯穿隔离层7的过孔71，像素电极8 通过过孔71与漏极6中距离衬底基板1最远的一个导电层电连接。示例性地，隔离层7的 材质为氮化硅或者氧化硅。
[0058] 进一步地，为了提高包括该阵列基板的显示装置的透过率，本发明实施例中优选 包括该阵列基板的显示装置为HADS显示装置，此时，如图2所示，阵列基板还包括位于薄膜 晶体管和像素电极8上的钝化层9,以及位于钝化层9上的公共电极10,公共电极10为狭 缝状电极或者