一种阵列基板及其制造方法和显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法和显示装置。
【背景技术】
[0002] 对于氧化物背沟道刻蚀（Back Channel Etch，BCE)结构，对于现有技术中经常使 用的Cu (铜）-Oxide (氧化物）+BCE技术，所存在的问题是：当源漏极使用Cu (铜）时，如 果用三层结构，即buffer layer-Cu-buffer layer(缓冲层-铜-缓冲层）结构，则刻蚀 时易使坡度角存在问题，且有源层（一般为IGZO材料）易被破坏；而当使用双层结构，即 buffer layer-Cu (缓冲层-铜）结构时，则Cu的氧化和扩散会非常严重，尤其是在如图1 所示的BCE结构（1为基板，2为栅极，3为栅绝缘层，4为有源层，5为源漏极，6为钝化层，7 为树脂层，8为第一透明导电层，9为第二透明导电层，10为另一层钝化层）中，与钝化层6 直接接触的是有源层4和由Cu制成的源漏极5。考虑到有源层4的IGZO材料不能接触氢 含量高的膜层，因此选择Si02优于SiON或SiNx;而考虑到Cu的氧化扩散，则选择SiNx优 于SiON或Si02,因此构成矛盾。现有技术中一般优先考虑保证有源层的质量，因此钝化层 6 的 bottom (底部）一般选择 Si02,即采用 B_Si02/T_Si0N 或者 B_Si02/Si0N/T_SiNx 的结 构，这会导致源漏极5中的Cu与钝化层6的接触面存在严重的氧化扩散现象，如图2所示。
【发明内容】
[0003] 本发明提供一种阵列基板及其制造方法，以解决现有技术中源漏极材料氧化扩散 现象严重的技术问题。
[0004] 为解决上述技术问题，本发明提供阵列基板，包括：
[0005] 有源层，及其上形成的源漏极；
[0006] 形成在所述有源层的沟道区域的第一钝化层，所述第一钝化层包括与所述有源层 沟道区域相接触的二氧化硅子层；
[0007] 形成在所述源漏极上的第二钝化层，所述第二钝化层包括氮氧化硅和/或氮化 娃。
[0008] 进一步地，
[0009] 所述第一钝化层为500至2000A;
[0010] 和/或，所述第二钝化层为1000-2000A;
[0011] 和/或，所述第二钝化层形成在所述第一钝化层上。
[0012] 进一步地，
[0013] 所述第一钝化层还包括位于所述氧化硅子层之上的氮氧化硅子层。
[0014] 进一步地，所述阵列基板还包括：
[0015] 形成在所述第二钝化层上的透明导电层。
[0016] 进一步地，所述阵列基板还包括：
[0017] 形成在所述第二钝化层上的树脂层和第一透明导电层；
[0018] 形成在所述第一透明导电层上的第三钝化层；
[0019] 形成在所述第三钝化层上的第二透明导电层。
[0020] 另一方面，本发明还提供一种制造阵列基板的方法，包括：
[0021] 形成有源层，在所述有源层上形成源漏极；
[0022] 在有源层的沟道区域形成第一钝化层，所述第一钝化层包括与所述有源层沟道区 域相接触的二氧化硅子层；
[0023] 在所述源漏极上形成第二钝化层，所述第二钝化层包括氮氧化硅和/或氮化硅。
[0024] 进一步地，所述形成第一钝化层包括：
[0025] 在采用湿法刻蚀形成源漏极之后，保留源漏极上的光刻胶，沉积第一钝化材料层， 剥离所述光刻胶，从而在有源层的沟道区域形成第一钝化层。
[0026] 进一步地，
[0027] 所沉积的第一钝化层为500至2000A,沉积温度为150_200°C ;
[0028] 和/或，所沉积的第二钝化层为1000-2000A;
[0029] 和/或，所述第二钝化层形成在所述第一钝化层上。
[0030] 进一步地，
[0031] 所述形成第一钝化层包括形成氧化硅子层，并在所述氧化硅子层之上形成氮氧化 娃子层。
[0032] 进一步地，所述方法还包括：
[0033] 在所述第二钝化层上沉积透明导电层。
[0034] 进一步地，所述方法还包括：
[0035] 在所述第二钝化层上沉积树脂层进行光刻刻蚀，随后依次沉积第一透明导电层、 第三钝化层和第二透明导电层。
[0036] 进一步地，
[0037] 所述光刻胶为树脂；
[0038] 和/或，所述光刻胶为负光刻胶。
[0039] 再一方面，本发明还提供了一种显示装置，包括如上所述的阵列基板。
[0040] 可见，在本发明提供的阵列基板及其制造方法和显示装置中，利用钝化层中不同 的材料分层，能够取得既不影响有源层中的氧含量，又防止了源漏极金属（如铜）的氧化和 扩散的技术效果。
【附图说明】
[0041] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发 明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根 据这些附图获得其他的附图。
[0042] 图1是现有技术中BCE结构示意图；
[0043] 图2是现有技术中导致的Cu源漏极氧化扩散界面示意图；
[0044]图3是本发明实施例阵列基板的结构示意图；
[0045]图4是本发明实施例阵列基板的一个优选实施例结构示意图；
[0046]图5是本发明实施例阵列基板的一个优选实施例结构示意图；
[0047] 图6是本发明实施例阵列基板的制造方法流程示意图；
[0048] 图7是本发明实施例1阵列基板的制造方法流程示意图；
[0049] 图8是本发明实施例1阵列基板的制造方法中的栅极结构示意图；
[0050] 图9是本发明实施例1阵列基板的制造方法中的栅绝缘层和有源层结构示意图；
[0051] 图10是本发明实施例1阵列基板的制造方法中的光刻胶光刻刻蚀示意图；
[0052] 图11是本发明实施例1阵列基板的制造方法中的第一钝化材料层示意图；
[0053] 图12是本发明实施例1阵列基板的制造方法中的第一钝化层示意图；
[0054] 图13是本发明实施例1阵列基板的制造方法中的第二钝化层示意图；
[0055] 图14是本发明实施例1阵列基板的制造方法中的透明导电层示意图；
[0056] 图15是本发明实施例2阵列基板的制造方法流程图；
[0057] 图16是本发明实施例2阵列基板的制造方法中的树脂层示意图；
[0058] 图17是本发明实施例2阵列基板的制造方法中的第一透明导电层示意图；
[0059] 图18是本发明实施例2阵列基板的制造方法中的第三钝化层示意图；
[0060] 图19是本发明实施例2阵列基板的制造方法中的第二透明导电层示意图。
【具体实施方式】
[0061]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员 在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0062] 需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以 理解，当元件或层被称为在另一元件或层"上"时，它可以直接在其他元件上，或者可以存在 中间的层。另外，可以理解，当元件或层被称为在另一元件或层"下"时，它可以直接在其他 元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为 在两层或两个元件"之间"时，它可以为两层或两个元件之间惟一的层，或还可以存在一个 以上的中间层或元件。通篇相似的参考标记指示相似的元件。
[0063] 除非另作定义，本文使用的技术术语或者科学术语应当为本发明所属领域内具有 一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的"第 一"、"第二"以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的 组成部分。同样，"一个"、"一"或者"该"等类似词语也不表示数量限制，而是表示存在至少 一个。"包括"或者"包含"等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词 后面列举的元件或者物件及其等同，而不排除其他元件或者物件。"上"、"下"、等仅用于表 示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。 "连接"不限于具体的连接形式，可以是直接连接，也可以是通过其他部件间接连接，可以是 不可拆卸的连接，也可以是可拆卸的连接，可以是电气或信号连接，也可以是机械或物理连 接。
[0064] 在下面的说明中，"形成"各层可以采用各种工艺实现，一般可包括通过沉积材料 层和对材料层进行刻蚀形成图形，而沉积、刻蚀等都是本领域的常规工艺，可以通过各种方 式实现。应该理解，下面的阐述中采用"沉积"、"刻蚀"等术语只是例示而并非是限制性的。 只要是与本发明权利要求限定的技术方案一致、类似或等效，无论"形成"通过何种工艺实 现，均应认为属于本发明所要求保护的范围。
[0065] 本发明实施例首先提供一种阵列基板，参见图3,包括：
[0066] 有源层4,及其上形成的源漏极5 (源极和漏极是分开的，一般通过同层金属刻蚀 形成）；
[0067]形成在所述有源层4的沟道区域的第一钝化层11，所述第一钝化层11包括与所述 有源层沟道区域相接触的二氧化硅子层，并且还可以包括位于二氧化硅子层之上的氮氧化 娃子层；
[0068]形成在所述源漏极5上的第二钝化层12,所述第二钝化层12包括氮氧化硅和/或 氮化娃。
[0069] 其中，可选地，第一钝化层11可以为500至2000A;而第二钝化层12可以为 1000-2000A,第二钝化层12可以形成在第一钝化层11上。
[0070]可选地，第一钝化层11在与有源层4沟道区域相接触的二氧化硅子层上还可以包 括氮氧化硅子层。
[0071]可选地，如图4所示，阵列基板还可以包括：形成在第二钝化层12上的透明导电层 13。
[0072] 可选地，参见图5,阵列基板还可以包括：在形成在第二钝化层12之后进行曝光刻 蚀的树脂层7上形成的第一透明导电层8;在第一透明导电层8上的第三钝化层10以及在 第三钝化层10上形成的第二透明导电层9。另外，还应该理解，该实施例的阵列基板还可以 包括基底