半导体器件及其形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
【背景技术】
[0002]随着无限通信技术的发展，出现了多种通信标准并存的局面，例如GSM、WCDMA、CDMA或TD-SCDMA等。为了使通信终端能够支持不同的通信标准，需要在通信终端中设置多个支持不同通信标准的射频功率放大器，并采用射频开关将需要的射频功率放大器切换到发射通道。同时，射频开关还能够用于在时分复用通信中切换发射和接收通道。
[0003]现有的通信终端，例如手机设备中，射频前端的控制器往往采用CMOS工艺制造。随着目前的SOI (Sil icon-On-1nsulator，绝缘体上硅)CMOS工艺的发展越发成熟，一种SOI射频开关被提出。所述SOI射频开关的形成工艺能够与CMOS工艺兼容；而且，所述SOI射频开关采用SOI衬底形成，所述SOI衬底中的绝缘层具有高电阻率，能够使所形成的SOI射频开关具有良好的射频性能。
[0004]请参考图1,图1是现有技术的SOI射频开关的剖面结构示意图,包括:衬底100,所述衬底100包括:半导体基底110、位于半导体基底110表面的绝缘层111、以及位于绝缘层111表面的若干半导体层112 ;位于相邻半导体层112之间的绝缘层111表面的隔离结构101 ;位于隔离结构101底部的半导体基底110内的掺杂层102 ;位于半导体层112表面的栅极结构103，所述栅极结构103两侧的半导体层112内具有源区104和漏区105 ;位于半导体层112、隔离结构101和栅极结构103表面的介质层106 ;位于介质层106内、且位于源区104、漏区105和掺杂层102表面的导电插塞107。
[0005]然而，采用现有技术所形成的SOI射频开关器件性能不稳定。
【发明内容】
[0006]本发明解决的问题是提供一种半导体器件及其形成方法，提高所形成的半导体器件的性能。
[0007]为解决上述问题，本发明提供一种半导体器件的形成方法，包括:提供衬底，所述衬底包括:半导体基底、位于半导体基底表面的绝缘层、以及位于绝缘层表面的半导体层，所述衬底具有若干器件区、以及位于相邻器件区之间的掺杂区；在掺杂区的半导体基底内形成第一掺杂层，所述第一掺杂层的表面与绝缘层相接触；去除掺杂区的半导体层，在半导体层内形成若干开口，所述开口至少暴露出位于第一掺杂层顶部的绝缘层；在所述开口内形成隔离结构；在形成所述隔离结构之后，在器件区的部分半导体层表面形成器件；在器件两侧的半导体层表面形成第一导电插塞；在形成器件之后，在第一掺杂层表面形成第二导电插塞。
[0008]可选的，在形成隔离结构之后，进行热退火工艺，使所述第一掺杂层内的掺杂离子在平行于衬底表面的方向上进行扩散，使部分第一掺杂层位于半导体层底部。
[0009]可选的，所述热退火工艺在形成器件之前或形成器件之后进行。
[0010]可选的，所述热退火工艺为连续退火工艺或分步退火工艺。
[0011 ] 可选的，在热退火工艺之后，所述第一掺杂层平行于衬底表面方向的尺寸扩大，且所述第一掺杂层的尺寸大于隔离结构平行于衬底表面方向的尺寸。
[0012]可选的，所述形成第一掺杂层的工艺为离子注入工艺，所述离子注入工艺在掺杂区的半导体层内形成第二掺杂层，所述第二掺杂层在形成开口时被完全去除。
[0013]可选的，所述第二掺杂层的尺寸小于隔离结构的尺寸。
[0014]可选的，所述半导体基底内具有第一掺杂离子，所述半导体基底内的第一掺杂离子具有第一浓度；所述第一掺杂层内具有第二掺杂离子，所述第二掺杂离子具有第二浓度，所述第一掺杂离子和第二掺杂离子的导电类型相同，所述第二浓度大于第一浓度。
[0015]可选的，所述开口的形成工艺为:在器件区的半导体层表面形成掩膜层；以所述掩膜层为掩膜，刻蚀所述半导体层，直至暴露出绝缘层为止，在所述半导体层内形成开口。
[0016]可选的，所述隔离结构的形成工艺为:在掩膜层表面和开口内形成填充满所述开口的隔离层；对所述隔离层进行抛光，直至暴露出掩膜层表面为止，在开口内形成隔离结构；在抛光工艺之后，去除所述掩膜层。
[0017]可选的，所述器件为晶体管，所述晶体管包括:形成于半导体层表面的栅极结构、以及位于所述栅极结构两侧的半导体层内的源区和漏区；所述第一导电插塞形成于所述源区、漏区、或源区和漏区表面。
[0018]可选的，每一半导体层表面形成至少一个晶体管。
[0019]可选的，所述栅极结构包括:位于半导体层表面的栅介质层、位于栅介质层表面的栅电极层、以及位于栅介质层和栅电极层两侧的侧墙。
[0020]可选的，在形成所述器件之后，在隔离结构、半导体层和器件表面形成介质层，所述第一导电插塞和第二导电插塞形成于所述介质层内。
[0021]可选的，所述第一导电插塞和第二导电插塞同时形成；所述第一导电插塞和第二导电插塞的形成工艺为:刻蚀部分所述介质层、隔离结构和绝缘层，直至暴露出器件两侧的半导体层表面、以及第一掺杂层的表面，在半导体层表面形成第一通孔，在第一掺杂层表面形成第二通孔；在介质层表面、第一通孔和第二通孔内形成导电层，所述导电层填充满所述第一通孔和第二通孔；对所述导电层进行抛光工艺，直至暴露出介质层为止，在第一通孔内形成第一导电插塞，在第二通孔内形成第二导电插塞。
[0022]可选的，所述第二导电插塞在形成第一导电插塞之前或之后形成。
[0023]可选的，所述绝缘层和隔离结构的材料为氧化硅，所述第一导电插塞或第二导电插塞的材料为铜、钨或铝。
[0024]相应的，本发明还提供一种采用上述任一项方法所形成的半导体器件，包括:衬底，所述衬底包括:半导体基底、位于半导体基底表面的绝缘层、以及位于绝缘层表面的半导体层，所述衬底具有若干器件区、以及位于相邻器件区之间的掺杂区；位于掺杂区的半导体基底内的第一掺杂层，所述第一掺杂层的表面与绝缘层相接触；位于掺杂区的半导体层内的若干暴露出绝缘层表面的开口，所述开口内具有隔离结构；位于器件区的部分半导体层表面的器件；位于器件两侧的半导体层表面的第一导电插塞；位于第一掺杂层表面的第二导电插塞。
[0025]可选的，部分第一掺杂层位于半导体层底部。
[0026]与现有技术相比，本发明的技术方案具有以下优点:
[0027]在半导体器件的形成方法中，在器件区的半导体层表面形成器件之前，在掺杂区的半导体基底内形成第一掺杂层，即所述器件在形成第一掺杂层之后形成，则形成所述第一掺杂层的工艺不会对所形成的器件造成影响。而且，在形成第一掺杂层之后形成半导体层内的隔离结构、以及半导体层表面的器件，能够使所述第一掺杂层在形成隔离结构和器件的过程中，被于高温环境下进行的工艺激活，使得第一掺杂层内的掺杂离子能够在平行于衬底表面的方向上发生扩散，有利于简化工艺步骤、节省工艺时间。
[0028]进一步，在形成隔离结构之后，进行热退火工艺，能够使第一掺杂层内掺杂离子的扩散更容易控制、且符合技术需求。而且，在形成隔离结构之后进行热退火，使形成于半导体层内的第二掺杂层在形成隔离结构的过程中未发生扩散，从而保证了半导体层内的第二惨杂层能够完全被去除。
[0029]进一步，形成第一掺杂层的工艺为离子注入工艺，半导体基底内形成第一掺杂层的同时，会在掺杂区的半导体层内形成第二掺杂层。由于所述隔离结构形成于掺杂区的半导体层内，且所述隔离结构在形成第一掺杂层之后形成，因此形成于掺杂区半导体层内的第二掺杂层在形成隔离结构的过程中会被去除，使得所述第二掺杂层不会影响到所形成的半导体器件的性能。
[0030]在半导体器件中，第一掺杂层位于掺杂区的半导体基底内，隔离结构位于掺杂区的半导体层内，器件为与器件区的半导体层表面。所述半导体器件的性能良好。
【附图说明】
[0031]图1是现有技术的SOI射频开关的剖面结构示意图；
[0032]图2至图7是本发明实施例的半导体器件形成过程的剖面结构示意图。
【具体实施方式】
[00