半导体器件的制作方法
【专利说明】半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求2013年10月28日在韩国知识产权局提交的韩国专利申请第10-2013-0128707的权益，其全部内容通过弓I用并入本文用于所有目的。
技术领域
[0003]以下描述涉及半导体器件，并且涉及配置成减小在边缘区中的栅漏电容(gate-drain capacitance, Cgd)的半导体器件,在所述边缘区中形成有互连，以通过在边缘区的栅电极的一部分处或下方进一步形成与源极电源连接的屏蔽电极，来将电压传输到形成在有源区中的多个沟槽晶体管。
【背景技术】
[0004]主要使用金属氧化物半导体(MOS)晶体管的沟道来实现高压半导体器件。在这样的高压半导体器件中，双扩散金属氧化物半导体场效应(DMOS)晶体管形成为与衬底表面水平。然而，由于最近半导体器件设计规则的减小，沟槽MOS晶体管可以用来实现高压半导体器件。这样的高压MOS晶体管具有容易高度集成的垂直沟道。在沟槽MOS晶体管中，将漏极布置在衬底的底侧(或背面)，并且将源极布置在衬底的上侧(或正面)。将栅极布置在凹进衬底表面中的沟槽内，并且电流沿着沟槽的侧壁在衬底中上下流动。
[0005]在这样的半导体器件中，配置成向栅极传输电压的栅极结构形成在半导体芯片的整个表面上。因此，在衬底底表面上的漏极与栅极结构之间产生电容。由于在栅极结构和漏极之间产生的电容，所以反向电容增加，进而降低了整个器件的切换能力。
【发明内容】
[0006]提供本
【发明内容】
以简化的形式介绍将在下面的【具体实施方式】中进一步描述的一系列概念。该
【发明内容】
既无意于确定所要求保护的主题的关键特征和主要特征，也无意于用作决定所要求保护的主题范围的辅助。
[0007]在一个一般性方面，半导体器件包括在有源区中的多个沟槽晶体管和设置在边缘区中的互连，其中互连配置成向多个沟槽晶体管传输电压；边缘区包括依次设置的衬底、第一绝缘层、第一电极、第二绝缘层，和第二电极。
[0008]有源区中的沟槽晶体管可以具有其中第一绝缘层、第一电极、第二绝缘层和第二电极依次设置在沟槽内的多层结构。
[0009]第一电极可以是与源极电源电连接的屏蔽电极。第二电极可以是与栅极电源电连接的栅电极。
[0010]边缘区还包括:与第一电极电连接的第一接触体，与第二电极电连接的第二接触体。
[0011]在边缘区中，第一电极的宽度可以比第二电极的宽度更宽。
[0012]边缘区还可以包括设置在衬底与第一电极之间的LOCOS (硅的局部氧化)层。
[0013]LOCOS层的宽度可以比第一电极的宽度更宽。
[0014]第一接触体和第二接触体可以设置在衬底的上侧。
[0015]第一电极和第二电极可以是多晶硅。
[0016]在另一个一般性方面，一种半导体器件包括:包括多个沟槽晶体管的有源区；包围有源区的边缘区；以及依次设置在有源区中的第一电极、绝缘层、第二电极和第一互连。第一电极可以是与源极电源电连接的屏蔽电极，第二电极是与栅极电源电连接的栅电极。
[0017]第一电极和第一接触体可以延伸到边缘区，使得在边缘区中第一电极与第一互连电连接。
[0018]半导体器件还可以包括在边缘区中的第二互连，并且第二互连可以延伸到边缘区，使得在边缘区中第二互连和第二电极电连接。
[0019]有源区中的沟槽晶体管可以具有其中第一绝缘层、第一电极、第二绝缘层和第二电极依次设置在沟槽内的多层结构。
[0020]第一电极和第二电极可以是多晶硅。
[0021]在边缘区中，第一电极的宽度可以比第二电极的宽度更宽。
[0022]边缘区还可以包括设置在衬底与第一电极之间的LOCOS层。
[0023]LOCOS层的宽度可以比第一电极的宽度更宽。
[0024]第一接触体和第二接触体可以设置在衬底的上侧上。
[0025]根据下面的【具体实施方式】、附图和权利要求，其他的特征和方面将变得明显。
【附图说明】
[0026]图1示出了半导体器件的实施例的俯视图。
[0027]图2示出了图1中示出的的半导体器件的截面图。
[0028]图3示出了半导体器件的实施例的一部分的俯视图。
[0029]图4示出了图3中的半导体器件沿着线A-A’的截面图。
[0030]图5示出了图3中的半导体器件沿着线B-B’的截面图。
[0031]图6示出了图4中的半导体器件的放大的截面图。
[0032]在整个附图和【具体实施方式】中，除非另有说明或规定，应将相同的附图标记理解为指代相同的元件、特征和结构。这些附图可以不按比例绘制，并且为了清楚、说明和方便起见，可以放大附图中元件的相对大小、比例、以及描绘。
【具体实施方式】
[0033]以下的【具体实施方式】是为了帮助读者全面地理解本文中描述的方法、装置和/或系统。然而，本文中描述的系统、装置和/或方法的多种变化方案、修改方案、以及等同方案，对本领域技术人员是明显的。所描述的处理步骤和/或操作的进行是实例；然而，处理步骤和/或操作的顺序并不限于本文中陈述的内容，并且除了必须按照一定的顺序发生的步骤和/或操作之外，处理步骤和/或操作的顺序可以如本领域所已知的进行改变。为了增加清楚性和简洁性，可以被省略本领域的普通技术人员公知的功能和结构的描述。
[0034]本文中描述的特征可以以不同的形式实现，并且不应将其理解为仅限于本文中所描述的实施例。相反，提供本文中描述的实施例使得本公开内容更加全面和完整，并且将本公开的全部范围传达给本领域的普通技术人员。
[0035]应该理解，尽管关于本公开内容中的元件，本文中使用了第一、第二、A、B等术语，但是这些元件不应该被理解为受这些术语限制。例如，在不脱离本公开的范围内，第一元件也可以称为第二元件，并且第二元件也可以称为第一元件。在本文中，术语“和/或”包括一个或更多个所指对象的任意组合或全部组合。
[0036]本文中所用的术语仅是为了描述实施方案的目的，并且无意于限制本发明概念。除非上下文中明确地另外指出，否则本文中使用的单数形式旨在也包括复数形式。还应该理解，在本说明书中使用的术语“包括”和/或“包含”是为了列举所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多个其他的特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
[0037]在下文中，将参考附图描述发明构思的实施方案。
[0038]在利用具有垂直沟道的沟槽MOS晶体管实现的高压半导体器件中，配置成向栅极输送电压的栅极结构形成在半导体芯片的整个表面上。因此，在衬底底表面上的漏极与栅极结构之间产生电容。由于在栅极结构与漏极之间产生的电容，所以反向电容增加，进而降低了整个器件的开关能力。
[0039]下面描述了配置成减小在半导体器件的边缘区中产生的反向电容的半导体器件的实施例。
[0040]在一个实施例中，半导体器件配置成减小栅极-漏极之间的电容，因此器件的AC特性可以提闻。
[0041]图1示出了根据常规的半导体器件的有源区和边缘区的俯视图。图2示出了沿着图1中的线A-B所截取的截面图。
[0042]参考图1，半导体被分成有源区(X)和边缘区(Y)。有源区(X)包括沟槽100，沟槽晶体管单元101-1以及接触体101，并且接触体101位于有源区内。边缘区(Y)包含配置成向电极传输电压的互连。
[0043]参考图2，在衬底200上形成有第一绝缘层210。在第一绝缘层210上形成有屏蔽结构220。在衬底的上表面上形成有第二绝缘层230，栅极结构240，和第三绝缘层250。在第二绝缘层230和第三绝缘层250处形成有接触孔231、251。在如图2中所示的半导体器件中，在衬底底表面上的漏极与栅极结构之间产生电容。
[0044]图3示出了根据本公开内容的半导体器件的实施例的俯视图。图4示出了沿着图3中的线A-A’的半导体器件的截面图。图5示出了沿着图3中的线B-B’的半导体器件的