STI302则位于非器件区。
[0058] 所述埋氧化层301的材质一般选择为氧化物，例如氧化硅、氧化铝等，为了提供较 佳的隔离效果，所述埋氧化层301的的厚度为0. 1 y m?2 y m。所述STI302的可以选择为 常见材料，例如氧化硅，其厚度为〇. 1 U m?0. 4 y m。所述有源区303的厚度与STI302的厚 度相当。所述有源区303和STI302的上方还形成有层间介质层（ILD)304,较佳的，ILD304 的材料选择为氧化硅，例如采用CVD工艺形成，所述ILD310的厚度为0. 65 y m?1 y m。
[0059] 请参考图4-图5,接着进行步骤S202,在所述前端结构上涂敷光阻306并进行图 案化；所述光阻306被图案化后用于之后第一通孔的形成。具体的，本步骤包括：
[0060] 在涂敷光阻306之前，先在所述前端结构上形成掩膜层305。所述掩膜层305的材 质优选为氮化娃，其厚度为1200A?1800A，，以约丨500A为佳。所述掩膜层305作为后 续CMP工艺中的停止层，以使得后续工艺有着较佳的平整度。接着，在掩膜层305上涂敷光 阻306,并进行图案化，该步骤可以采用常规工艺进行。
[0061] 然后，请参考图6,进行步骤S203,以图案化的光阻306为掩膜，进行刻蚀形成第一 通孔307,所述第一通孔307延伸至衬底300中；所述第一通孔307的刻蚀工艺目前已经成 熟，例如采用干法刻蚀，故不再详述。所述第一通孔307延伸入衬底300中的深度例如可以 是1 ym?2 ym。所述第一通孔307的深宽比大于1:1，例如2:1等，所述第一通孔307的 宽度例如是〇. 5 y m?1 y m。
[0062] 之后，请参考图7,进行步骤S204,通过所述第一通孔307在衬底300中引入损伤 308 ;所述损伤308例如是通过氩离子等注入形成。在本发明中，通过离子注入，对衬底300 造成损伤，破坏其原有结构，从而有效的提高了抗串扰能力，减小了信号的串扰。较佳的，所 述氩离子注入剂量大于等于l〇 16/cm2。
[0063] 之后，请参考图8,进行步骤S205,在所述第一通孔307中形成填充层309 ;所述第 一通孔307中填充的材质例如包括二氧化硅，较佳的，包括采用掺氟硅玻璃（FSG)和/或正 硅酸乙酯（TE0S)，进行分步式多次填充所述第一通孔307,形成填充层309。由于第一通孔 307的深宽比较大，因此，很容易在填充时产生孔洞310,该孔洞310的形成也有利于降低信 号的串扰。
[0064] 在该步骤S205完成后，还包括：请参考图9,首先去除填充第一通孔时形成在掩膜 层305上的残余物，即如图8中所示位于掩膜层305之上的部分，较佳的，采用CMP工艺去 除，此时，由于掩膜层305的存在，作为了 CMP停止层，能够确保去除的平整度。然后，通过 湿法清洗过程，将掩膜层305也去除，其中填充层309位于掩膜层305之间的部分也被去 除。请参考图10,至此，填充层309贯穿ILD304、STI302及埋氧化层301，且还包括深入衬 底300中的部分。
[0065] 最后，进行步骤S206,在所述层间介质层304上形成金属层312。具体的，请参考 图11，在所述层间介质层304中形成第二通孔，所述第二通孔暴露出有源区303 ;然后填充 所述第二通孔形成插塞311，所述插塞311连接于所述有源区303 ;之后，进行金属层312的 形成，并使得插塞311与金属层312相连接。
[0066] 经过上述过程，能够获得一种射频结构的形成方法形成的射频结构，具体请参考 图11，包括：
[0067] 衬底300,所述衬底300中引入有损伤308 ;位于所述衬底300上的埋氧化层301 ; 位于所述埋氧化层301上的有源区303和浅沟槽隔离302 ;位于所述有源区303和浅沟槽 隔离302上的层间介质层304 ;以及位于所述层间介质层304上的金属层312。在所述层 间介质层304中的形成有插塞311，所述插塞311 -端连接于所述有源区303,另一端连接 于所述金属层312。所述射频结构还包括填充层309,所述填充层309贯穿所述层间介质层 304、浅沟槽隔离302以及埋氧化层301，且包括深入衬底300中的部分，所述填充层309中 形成有孔洞310。
[0068] 在本发明提供的射频结构中，在所述衬底中引入有损伤，从而破坏衬底的原有结 构，以此提高了抗串扰能力；并且该方法与CMOS工艺能够结合，也降低了制作成本。
[0069] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1. 一种射频结构的形成方法，包括： 提供前端结构，包括衬底，形成于所述衬底上的埋氧化层、形成于所述埋氧化层上的有 源区和浅沟槽隔离，以及形成于所述有源区和浅沟槽隔离上的层间介质层； 在所述前端结构上涂敷光阻并进行图案化； 以图案化的光阻为掩膜，进行刻蚀形成第一通孔，所述第一通孔延伸至衬底中； 通过所述第一通孔在衬底中引入损伤； 在所述第一通孔中形成填充层； 在所述层间介质层上形成金属层。
2. 如权利要求1所述的射频结构的形成方法，其特征在于，通过氩离子注入在衬底中 引入损伤。
3. 如权利要求2所述的射频结构的形成方法，其特征在于，所述氩离子注入剂量大于 等于 1016/cm2。
4. 如权利要求1所述的射频结构的形成方法，其特征在于，在所述前端结构上涂敷光 阻并进行图案化之前，还包括： 在所述前端结构上形成掩膜层。
5. 如权利要求4所述的射频结构的形成方法，其特征在于，所述掩膜层的材质为氮化 硅，其厚度为丨200A?1800A。
6. 如权利要求4所述的射频结构的形成方法，其特征在于，所述第一通孔延伸至衬底 的深度为1ym?2ym。
7. 如权利要求6所述的射频结构的形成方法，其特征在于，所述埋氧化层的厚度为 0? 1ym?2ym，所述浅沟槽隔离的厚度为0? 1ym?0? 4ym，所述层间介质层的厚度为 0. 65um~ 1um。
8. 如权利要求7所述的射频结构的形成方法，其特征在于，所属第一通孔的宽度为 0. 5um~ 1um。
9. 如权利要求8所述的射频结构的形成方法，其特征在于，包括采用掺氟硅玻璃和/或 正硅酸乙酯，进行分步式多次填充所述第一通孔。
10. 如权利要求9所述的射频结构的形成方法，其特征在于，经过填充后，所述第一通 孔中形成有孔洞。
11. 如权利要求8所述的射频结构的形成方法，其特征在于，在填充所述第一通孔之 后，在所述层间介质层上形成金属层之前，还包括： 去除填充第一通孔时形成在掩膜层上的残余物； 去除所述掩膜层； 在所述层间介质层中形成第二通孔，所述第二通孔暴露出有源区；以及 填充所述第二通孔形成插塞。
12. -种利用权利要求1-11中任意一项所述的射频结构的形成方法形成的射频结构， 其特征在于，包括： 衬底，所述衬底中引入有损伤； 位于所述衬底上的埋氧化层； 位于所述埋氧化层上的有源区和浅沟槽隔离； 位于所述有源区和浅沟槽隔离上的层间介质层；以及 位于所述层间介质层上的金属层。
13. 如权利要求12所述的射频结构，其特征在于，还包括位于所述层间介质层中的插 塞，所述插塞一端连接于所述有源区，另一端连接于所述金属层。
14. 如权利要求12所述的射频结构，其特征在于，还包括填充层，所述填充层贯穿所述 层间介质层、浅沟槽隔离以及埋氧化层，且包括深入衬底中的部分。
15. 如权利要求14所述的射频结构，其特征在于，所述填充层中形成有孔洞。
【专利摘要】本发明揭示了一种射频结构及其形成方法。该方法包括：提供前端结构，包括衬底，形成于所述衬底上的埋氧化层、形成于所述埋氧化层上的有源区和浅沟槽隔离，以及形成于所述有源区和浅沟槽隔离上的层间介质层；在所述前端结构上涂敷光阻并进行图案化；以图案化的光阻为掩膜，进行刻蚀形成第一通孔，所述第一通孔延伸至衬底中；通过所述第一通孔在衬底中引入损伤；在所述第一通孔中形成填充层；在所述层间介质层上形成金属层。本发明在所述衬底中引入有损伤，从而破坏衬底的原有结构，以此提高了抗串扰能力；并且该方法与CMOS工艺能够结合，也降低了制作成本。
【IPC分类】H01L21-02, H01L23-66
【公开号】CN104617082
【申请号】CN201510052293
【发明人】刘张李
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年5月13日
【申请日】2015年1月31日