PN接合部分离。因此，能够抑制场绝缘膜17、18与P—型的阳极20的边界处电场发生集中的现象。因此，能够提供一种即使反复使用二极管也能够抑制耐压变动并且具有稳定的耐压特性的二极管。
[0042]此外，通过由第三杂质区域15对场绝缘膜17、18的外侧的第二角部17c、17d、18c、18d进行覆盖，从而能够抑制场绝缘膜的第二角部处发生电场集中的现象。
[0043]此外，通过将场绝缘膜17、18的内周的平面形状设为缺了四角形的角的形状，从而能够抑制场绝缘膜17、18处发生电场集中的现象。因此，即使反复使用二极管也能够抑制耐压变动。
[0044]此外，根据本实施方式而实现的半导体装置能够以低成本进行制造。
[0045]另外，根据本实施方式而实现的半导体装置的各个结构要素的极性也可反过来设置。
[0046]实施方式2
[0047]图4以及图5为表示本发明的一个方式所涉及半导体装置的制造方法的剖视图，图6为图5(C)所示的半导体装置的俯视图。
[0048]图4(A)?⑶所示的工序与图UA)?⑶所示的工序相同。
[0049]接下来，如图5(A)所示，在P型外延生长层13上设置由沟槽氧化膜形成的场绝缘膜26、27、28、29。另外，在说明书中的“沟槽氧化膜”是指，被设置在沟槽内的氧化膜。也可采用如下方式，例如，场绝缘膜26、29为STI (Shallow Trench Isolat1n:浅沟槽隔离)。场绝缘膜26、27、28、29也可同时形成。
[0050]在场绝缘膜27、28的内侧设置了有源区，且在该有源区内设置有阴极14。在场绝缘膜27、28的内侧设置有第一角部27a、27b、28a、29b，且在场绝缘膜27、28的外侧设置有第二角部27c、27d、28c、28d。场绝缘膜27、28的内侧的第一角部27a、27b、28a、29b与阴极14分离并未被阴极14覆盖。场绝缘膜27、28的外侧的第二角部27c、27d、28c、28d被第三杂质区域15覆盖。
[0051]接下来，如图5(B)所示，在场绝缘膜27、28的内侧的P型外延生长层13上设置阳极20 (亦称为第二杂质区域)，所述阳极20位于阴极14上且由与阴极14相连接的P_型的杂质区域形成。作为决定齐纳二极管的耐压的P—型层即阳极20，通过使有源区重叠并以高加速进行离子注入，从而亦被设置于场绝缘膜27、28下方。
[0052]阳极20对场绝缘膜27、28的内侧的第一角部27A、27b、28A、29b进行覆盖。P—型的阳极20与N—型的阴极14的接合部为齐纳二极管的PN接合部，且该PN接合部与第一角部 27A、27b、28A、29b 分离。
[0053]接下来，如图5 (C)所示，在场绝缘膜27、28的内侧的P—型的阳极20的上部设置P +型的杂质区域形成的阳极21。接下来，在场绝缘膜27的外侧且场绝缘膜26的内侧的N—型的第三杂质区域15上，以及在场绝缘膜28的外侧且场绝缘膜29的内侧的N_型的第三杂质区域15上，分别设置N+型杂质区域22。接下来，在N+型杂质区域22以及P +型的阳极21上设置硅化膜23。另外，场绝缘膜27、28的内周的平面形状为缺少四角形的角的形状。
[0054]根据本实施的方式，由P—型的阳极20对场绝缘膜27、28的内侧的第一角部27a、27b、28a、29b进行覆盖，并且阳极20与阴极14相接合的PN接合部而与第一角部27a、27b、28A、29b分离。因此，能够抑制场绝缘膜27、28的第一角部27a、27b、28A、29b处发生电场集中的现象。此外，场绝缘膜27、28与P—型的阳极20的边界而与PN接合部分离。因此，能够抑制场绝缘膜27、28与P—型的阳极20的边界处电场发生集中的现象。因此，能够提供一种即使反复使用二极管也能够抑制耐压变动并且具有稳定的耐压特性的二极管。
[0055]此外，通过由第三杂质区域15对场绝缘膜27、28的外侧的第二角部27c、27d、28c、28d进行覆盖，从而能够抑制场绝缘膜的第二角部处发生电场集中的现象。
[0056]此外，通过将场绝缘膜27、28的内周的平面形状设为缺少四角形的角的形状，从而能够抑制场绝缘膜27、28处发生电场集中的现象。因此，即使反复使用二极管也能抑制耐压变动。
[0057]此外，根据本实施方式而实现的半导体装置能够以低成本进行制造。
[0058]另外，根据本实施方式而实现的半导体装置的各个结构要素的极性也可反过来设置。
[0059]另外，在本发明中，在特定的A (以下称为“A”)的上方(或下方)设置有特定的B (以下称为“B”)(B的位置)时，并不限定于在A的上方(或下方)直接设置有B的(B的位置)情况。还包括在A的上方(或下方)而不妨碍本发明的作用效果的范围内，经由其它的方式而设置有B的(B的位置)情况。
[0060]符号说明
[0061]11硅基板；12N型嵌入层(第四杂质区域)；13P型外延生长层；14冗型的阴极；15N—型的第三杂质区域;16、17、18、19场绝缘膜(LOCOS氧化膜)；17A、17b、18A、18b第一角部；17c、17d、18c、18d第二角部；20P_型的阳极(第二杂质区域);21P+型的阳极;22N+型杂质区域；23硅化膜；26、27、28、29场绝缘膜(沟槽氧化膜);27a、27b、28a、29b第一角部；27c、27d、28c、28d 第二角部。
【主权项】
1.一种半导体装置，其特征在于，具备: 场绝缘膜，其被设置在半导体层上，且具有第一角部； 第一导电型的第一杂质区域，其被设置在所述半导体层上并位于所述场绝缘膜的内侧； 第二导电型的第二杂质区域，其以与所述第一杂质区域上方相连接的方式而被设置，并且对所述场绝缘膜的内侧的所述第一角部进行覆盖， 所述第一杂质区域与所述第二杂质区域的接合部为二极管的PN接合部， 所述PN接合部与所述第一角部分离。
2.如权利要求1所述的半导体装置，其特征在于， 所述PN接合部位于所述第二杂质区域的下部的内侧。
3.如权利要求1或2所述的半导体装置，其特征在于， 所述第二杂质区域被设置在所述场绝缘膜的下方， 所述第一杂质区域未被设置在所述场绝缘膜的下方。
4.如权利要求1或2所述的半导体装置，其特征在于， 所述PN接合部未被设置在所述场绝缘膜的下方。
5.如权利要求1或2所述的半导体装置，其特征在于， 所述PN接合部被所述场绝缘膜包围。
6.如权利要求1或2所述的半导体装置，其特征在于，具有: 第一导电型的第三杂质区域，其被设置在所述半导体层上，并被设置在所述场绝缘膜的外侧， 第一导电型的第四杂质区域，其被设置在所述半导体层下方，并与所述第三杂质区域以及所述第一杂质区域相连接。
7.如权利要求6所述的半导体装置，其特征在于， 所述场绝缘膜具有第二角部， 所述第三杂质区域对所述场绝缘膜的外侧的所述第二角部进行覆盖。
8.如权利要求6所述的半导体装置，其特征在于， 所述第二杂质区域具有对所述PN接合部进行覆盖的第一区域、和位于所述第一区域上方的第二区域，所述第二区域与所述第一区域相比杂质浓度较高， 所述第三杂质区域具有与所述第四杂质区域相连接的第三区域、和位于所述第三区域上方的第四区域，所述第四区域与所述第三区域相比而杂质浓度较高。
9.如权利要求1或2所述的半导体装置，其特征在于， 所述场绝缘膜的内周的平面形状为去掉四边形的角而形成的形状。
10.如权利要求1或2所述的半导体装置，其特征在于， 所述场绝缘膜为硅的局部氧化氧化膜或沟槽氧化膜。
11.一种半导体装置，其特征在于，具备: 场绝缘膜，其被设置在半导体层上， 第一导电型的第一杂质区域，其被设置在所述半导体层上，并位于所述场绝缘膜的内侦U， 第二导电型的第二杂质区域，其以与所述第一杂质区域上方相连接的方式而被设置，并且以与所述场绝缘膜相连接的方式而被设置， 所述第一杂质区域与所述第二杂质区域的接合部为二极管的PN接合部， 所述PN接合部从所述场绝缘膜与所述第二杂质区域的边界分离。
12.如权利要求11所述的半导体装置，其特征在于， 所述PN接合部位于所述第二杂质区域的下部的内侧。
13.如权利要求11或12所述的半导体装置，其特征在于， 所述第二杂质区域被设置在所述场绝缘膜的下方， 所述第一杂质区域未被设置在所述场绝缘膜的下方。
14.如权利要求11或12所述的半导体装置，其特征在于， 所述PN接合部未被设置在所述场绝缘膜的下方。
15.如权利要求11或12所述的半导体装置，其特征在于， 所述PN接合部被所述场绝缘膜包围。
16.如权利要求11或12所述的半导体装置，其特征在于，具有: 第一导电型的第三杂质区域，其被设置在所述半导体层上，并被设置在所述场绝缘膜的外侧， 第一导电型的第四杂质区域，其被设置在所述半导体层下方，并与所述第三杂质区域以及所述第一杂质区域相连接。
17.如权利要求16所述的半导体装置，其特征在于， 所述第二杂质区域具有对所述PN接合部进行覆盖的第一区域、和位于所述第一区域上方的第二区域，所述第二区域与所述第一区域相比杂质浓度较高， 所述第三杂质区域具有与所述第四杂质区域相连接的第三区域、和位于所述第三区域上方的第四区域，所述第四区域与所述第三区域相比而杂质浓度较高。
18.如权利要求11或12所述的半导体装置，其特征在于， 所述场绝缘膜的内周的平面形状为去掉四边形的角而形成的形状。
19.如权利要求11或12所述的半导体装置，其特征在于， 所述场绝缘膜为硅的局部氧化氧化膜或沟槽氧化膜。
【专利摘要】本发明提供一种半导体装置，其具备：场绝缘膜(17、18)，其被设置在P型外延生长层(13)上并具有第一角部(17a)、(17b)、(18a)、(18b)；N-型的阴极(14)，其被设置在所述P型外延生长层上并位于所述场绝缘膜的内侧，P-型的阳极(20)，其以与所述阴极上方相连接的方式而形成并对所述场绝缘膜的内侧的所述第一角部进行覆盖，所述阴极与所述阳极的接合部为二极管的PN接合部，所述PN接合部与所述第一角部分离。
【IPC分类】H01L29-866, H01L29-06
【公开号】CN104638025
【申请号】CN201410638101
【发明人】佐久间盛敬
【申请人】精工爱普生株式会社
【公开日】2015年5月20日
【申请日】2014年11月5日
【公告号】US20150123237