OS电容二的电容密度相同，所述第一介质层和所述第二介质层2为同一介质层，较佳为，该介质层为氧化硅层。所述深沟槽的深度为2微米，所述硅局部氧化层6的厚度为4.3微米，所述第一介质层和所述第二介质层2为1.7微米。所述MOS电容一和所述MOS电容二的上极板的所述正面金属层的厚度为3微米。
[0035]本发明实施例中所述MOS电容一和所述MOS电容二都通过下极板和所述RFLDM0S器件的漏极实现匹配连接，所述MOS电容一和所述MOS电容二都分别通过上极板和对应的所述RFLDM0S器件的栅极实现匹配连接。
[0036]如图3至图9所示，是本发明实施例方法各步骤中MOS电容集成结构示意图。本发明实施例RFLDM0S工艺中不同电容密度的MOS电容集成结构的制造方法中MOS电容用于和RFLDM0S器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二 ；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，MOS电容集成结构的制造方法包括如下步骤:
[0037]步骤一、如图3所示，在N型重掺杂的硅衬底I上生长硬掩膜层。所述硬掩膜层由依次形成于所述硅衬底I表面的第三氧化硅层2和第四氮化硅层3组成。所述第三氧化硅层2的厚度为100埃左右，所述第四氮化硅层3的厚度为1500埃左右。
[0038]步骤二、如图4所示，采用光刻胶定义出所述MOS电容一的形成区域，通过干法刻蚀工艺将所述MOS电容一的形成区域的所述硬掩膜层去除。
[0039]如图5所示，去除所述光刻胶，以图形化后的所述硬掩膜层为掩膜、通过干法刻蚀工艺对所述MOS电容一的形成区域的所述硅衬底I进行刻蚀并形成深沟槽5。较佳为，所述深沟槽5的深度为2微米。
[0040]步骤三、如图6所示，采用氧化工艺对所述深沟槽5的侧面和底部的硅进行氧化形成硅局部氧化层6，所述硅局部氧化层6将所述深沟槽5完全填充且所述硅局部氧化层6的深度大于所述深沟槽5的深度。较佳为，所述硅局部氧化层6为4.3微米。
[0041]步骤四、如图7所示，采用湿法工艺去除所述硬掩膜层。
[0042]步骤五、如图8所示，在所述硅局部氧化层6表面形成第一介质层，由所述硅局部氧化层6和所述第一介质层组成所述MOS电容一的电容介质层，由所述硅局部氧化层6和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层6的厚度由所述深沟槽的深度和氧化工艺确定。
[0043]在所述MOS电容二的形成区域的所述硅衬底I表面形成第二介质层2，所述MOS电容二的电容介质层由形成于所述硅衬底I表面的第二介质层2组成，由所述第二介质层2的厚度确定所述MOS电容二的电容密度；所述第二介质层2的厚度小于所述硅局部氧化层6的厚度。
[0044]通过调整所述硅局部氧化层6和所述第一介质层的厚度能够得到具有不同电容密度的所述MOS电容一，通过调整所述第二介质层2的厚度能够得到具有不同电容密度的所述MOS电容二。本发明实施例方法中，各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同，所述第一介质层和所述第二介质层2为同一介质层，较佳为，该介质层为氧化硅层。所述第一介质层和所述第二介质层2为1.7微米。
[0045]步骤六、如图9所示,淀积正面金属层,较佳为,所述正面金属层的厚度为3微米。采用光刻形成光刻胶图形4定义出所述MOS电容一和所述MOS电容二的上极板形成区域图形，采用刻蚀工艺对所述正面金属层进行图形化分别形成所述MOS电容一的上极板7a和所述MOS电容二的上极板7b,所述MOS电容一的上极板7a依次覆盖所述第一介质层、所述娃局部氧化层6和所述硅衬底I并由叠加而成的所述硅衬底1、所述硅局部氧化层6、所述第一介质层和对应的所述上极板7a组成所述MOS电容一的本体结构；所述MOS电容二的上极板7b依次覆盖所述第二介质层2和所述硅衬底I并由叠加而成的所述硅衬底1、所述第二介质层2和对应的所述上极板7b组成所述MOS电容二的本体结构。
[0046]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种RFLDMOS工艺中不同电容密度的MOS电容集成结构，其特征在于:M0S电容用于和RFLDM0S器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二 ；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，所述MOS电容一和所述MOS电容二的下极板都由重掺杂的硅衬底组成； 所述MOS电容一的电容介质层由硅局部氧化层以及形成于所述硅局部氧化层表面的第一介质层组成，所述硅局部氧化层的形成区域形成有深沟槽，所述深沟槽内的硅被去除，所述硅局部氧化层由对所述深沟槽的侧面和底部的硅进行氧化形成，所述硅局部氧化层将所述深沟槽完全填充且所述硅局部氧化层的深度大于所述深沟槽的深度，由所述硅局部氧化层和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层的厚度由所述深沟槽的深度和氧化工艺确定； 所述MOS电容二的电容介质层由形成于所述硅衬底表面的第二介质层组成，由所述第二介质层的厚度确定所述MOS电容二的电容密度；所述第二介质层的厚度小于所述硅局部氧化层的厚度； 所述MOS电容一和所述MOS电容二的上极板由相同的正面金属层刻蚀后形成；所述MOS电容一的上极板依次覆盖所述第一介质层、所述硅局部氧化层和所述硅衬底并由叠加而成的所述硅衬底、所述硅局部氧化层、所述第一介质层和对应的所述上极板组成所述MOS电容一的本体结构；所述MOS电容二的上极板依次覆盖所述第二介质层和所述硅衬底并由叠加而成的所述硅衬底、所述第二介质层和对应的所述上极板组成所述MOS电容二的本体结构。
2.如权利要求1所述的RFLDMOS工艺中不同电容密度的MOS电容集成结构，其特征在于:各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同，所述第一介质层和所述第二介质层为同一介质层。
3.如权利要求2所述的RFLDMOS工艺中不同电容密度的MOS电容集成结构，其特征在于:所述深沟槽的深度为2微米，所述硅局部氧化层的厚度为4.3微米，所述第一介质层和所述第二介质层为1.7微米。
4.如权利要求1或2所述的RFLDMOS工艺中不同电容密度的MOS电容集成结构，其特征在于:所述MOS电容一和所述MOS电容二的上极板的所述正面金属层的厚度为3微米。
5.—种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法，其特征在于:MOS电容用于和RFLDMOS器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二 ；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，MOS电容集成结构的制造方法包括如下步骤: 步骤一、在重掺杂的硅衬底上生长硬掩膜层； 步骤二、采用光刻胶定义出所述MOS电容一的形成区域，通过干法刻蚀工艺将所述MOS电容一的形成区域的所述硬掩膜层去除；去除所述光刻胶，以图形化后的所述硬掩膜层为掩膜、通过干法刻蚀工艺对所述MOS电容一的形成区域的所述硅衬底进行刻蚀并形成深沟槽； 步骤三、采用氧化工艺对所述深沟槽的侧面和底部的硅进行氧化形成硅局部氧化层，所述硅局部氧化层将所述深沟槽完全填充且所述硅局部氧化层的深度大于所述深沟槽的深度； 步骤四、采用湿法工艺去除所述硬掩膜层； 步骤五、在所述硅局部氧化层表面形成第一介质层，由所述硅局部氧化层和所述第一介质层组成所述MOS电容一的电容介质层，由所述硅局部氧化层和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层的厚度由所述深沟槽的深度和氧化工艺确定; 在所述MOS电容二的形成区域的所述硅衬底表面形成第二介质层，所述MOS电容二的电容介质层由形成于所述硅衬底表面的第二介质层组成，由所述第二介质层的厚度确定所述MOS电容二的电容密度；所述第二介质层的厚度小于所述硅局部氧化层的厚度； 步骤六、淀积正面金属层，采用光刻刻蚀工艺对所述正面金属层进行图形化分别形成所述MOS电容一和所述MOS电容二的上极板,所述MOS电容一的上极板依次覆盖所述第一介质层、所述硅局部氧化层和所述硅衬底并由叠加而成的所述硅衬底、所述硅局部氧化层、所述第一介质层和对应的所述上极板组成所述MOS电容一的本体结构；所述MOS电容二的上极板依次覆盖所述第二介质层和所述硅衬底并由叠加而成的所述硅衬底、所述第二介质层和对应的所述上极板组成所述MOS电容二的本体结构。
6.如权利要求5所述的方法，其特征在于:步骤一中的所述硬掩膜层由依次形成于所述硅衬底表面的第三氧化硅层和第四氮化硅层组成。
7.如权利要求5所述的方法，其特征在于:各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同；所述第一介质层和所述第二介质层为同一介质层，所述第一介质层和所述第二介质层采用相同工艺同时形成。
8.如权利要求7所述的方法，其特征在于:所述深沟槽的深度为2微米，所述硅局部氧化层的厚度为4.3微米，所述第一介质层和所述第二介质层为1.7微米。
9.如权利要求5或7所述的方法，其特征在于:所述MOS电容一和所述MOS电容二的上极板的所述正面金属层的厚度为3微米。
10.如权利要求7所述的方法，其特征在于:所述第一介质层和所述第二介质层为同一氧化硅层。
【专利摘要】本发明公开了一种RFLDMOS工艺中不同电容密度的MOS电容集成结构，包括不同电容密度的MOS电容，其中对需要采用较厚电容介质层的小电容密度的MOS电容一的电容介质层采用硅局部氧化层来实现、而对需要采用较薄电容介质层的大电容密度的MOS电容二的电容介质层采用形成于硅表面的介质层来实现，本发明的硅局部氧化层是通过在硅衬底中刻蚀形成沟槽并氧化形成的。MOS电容一和二的下极板都由重掺杂的硅衬底组成，MOS电容一和二的上极板由相同的正面金属刻蚀后形成。本发明还公开了一种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法。本发明能够使工艺流程比较简单易于实施，并使器件性能更加稳定。
【IPC分类】H01L21-822, H01L27-08, H01L21-02
【公开号】CN104659031
【申请号】CN201310589766
【发明人】遇寒, 蔡莹, 周正良, 李 昊
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年5月27日
【申请日】2013年11月20日