集成电路的封装方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是指一种集成电路的封装方法。
【背景技术】
[0002]目前工艺中，集成电路器件在封装时，通过金线连接集成电路PAD金属以及外框金属引脚。封装打线时金属线有较大的压应力作用于芯片的PAD处的金属层上。如图1所示，如果金属层较薄，极有可能在封装打线时应力使金属层裂开，严重时，会使金属层下面的层次也裂开，影响产品性能。
[0003]为避免金属裂开，目前通用的方法是增加金属的厚度，例如B⑶700V工艺当前金属层厚度采用1.5 μ m。但增加金属厚度后，在金属刻蚀时就需要更厚的光刻胶来阻挡，光刻胶越厚，其光刻、刻蚀工艺的解析度就越差，导致较厚的金属线宽以及间距需要很大。金属线宽与间距增大后，布线密度将大大降低，由此降低了集成度，增加了步线复杂度。例如当前B⑶700V工艺1.5 μπι顶层金属特征尺寸规则定为2.5 μπι线宽以及2.0 μπι布线间距，尺寸较大。要保持一定的布线密度，往往还额外需要增加金属与通孔层次，甚至需要增加额外第3层或第4层的金属层，增加了工艺成本。
【发明内容】
[0004]本发明所要解决的技术问题在于提供一种集成电路的封装方法，解决PAD区金属应力导致裂开的问题。
[0005]为解决上述问题，本发明所述的集成电路的封装方法，包含:
[0006]第一步，顶层金属淀积，并在形成钝化层之后通过光刻定义打开钝化层PAD窗口；
[0007]第二步，再淀积一层金属；
[0008]第三步，去除钝化层上PAD窗口以外的金属。
[0009]进一步地，所述第一步中顶层金属淀积的厚度为0.2?2.0 μm。
[0010]进一步地，所述第二步中淀积的金属为铝/铜，或者为铜，淀积的厚度为0.5?
5.0 μ m0
[0011]进一步地，所述第三步中金属的去除使用反刻加CMP工艺，或者是光刻及刻蚀工
-H-
O
[0012]进一步地，若使用光刻加刻蚀工艺，采用钝化层相同的掩膜版与钝化层形成窗口特性相反的光刻胶，即第一步若打开钝化层PAD窗口时使用的正光刻胶，则第三步去除金属时使用负光刻胶；或者是重新使用单独的掩膜版。
[0013]所述封装方法是在钝化层完成之后进行，即能在芯片制造厂完成，或者是在芯片封装厂完成。
[0014]本发明所述的集成电路封装方法，有选择性地在封装打线区(PAD区)实现较厚的金属层，其他区域保持较薄的金属层厚度，不影响电路的布线密度，解决封装打线造成的金属开裂等问题。
【附图说明】
[0015]图1是传统的集成电路封装剖视图。
[0016]图2?4是本发明工艺步骤示意图。
[0017]图5是本发明工艺流程图。
[0018]附图标记说明
[0019]I是衬底，2是外延，3是P讲，4是N讲，5是纯化层，6是顶层金属，7是金属。
【具体实施方式】
[0020]本发明所述的集成电路封装方法，包含如下步骤:
[0021]第一步，在娃片上淀积一层较薄的顶层金属，厚度为0.2?2.0 μ m，并在形成钝化层之后通过光刻定义打开钝化层PAD窗口。如图2所示。
[0022]第二步，再使用CVD方式淀积一层较厚的金属，厚度为0.5?5.0 μ m，材质为铝/铜，或者为铜，或者为其他材料。如图3所示。
[0023]第三步，去除钝化层上PAD窗口以外的金属。去除工艺可以为反刻加CMP工艺，或者是光刻及刻蚀工艺。若使用光刻加刻蚀工艺，采用钝化层相同的掩膜版与钝化层形成窗口特性相反的光刻胶，即第一步若打开钝化层PAD窗口时使用的正光刻胶，则第三步去除金属时使用负光刻胶；第一步若打开钝化层PAD窗口时使用的负光刻胶，则第三步去除金属时使用正光刻胶。或者是重新使用单独的掩膜版。如图4所示，最后形成的PAD区金属厚度高于其他布线区，在保持较高的布线密度提高集成度的同时增强了 PAD区强度，在封装打线时不至于由于应力的问题而使PAD区金属破裂。本发明工艺流程可以是在整个芯片工艺即钝化层完成后进行。可以在芯片制造厂完成，也可以在芯片测试封装厂完成。
[0024]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种集成电路的封装方法，其特征在于:包含如下步骤: 第一步，顶层金属淀积，并在形成钝化层之后通过光刻定义打开钝化层PAD窗口； 第二步，再淀积一层金属； 第三步，去除钝化层上PAD窗口以外的金属。
2.如权利要求1所述的集成电路的封装方法，其特征在于:所述第一步，顶层金属淀积的厚度为0.2?2.0 μ m。
3.如权利要求1所述的集成电路的封装方法，其特征在于:所述第二步，淀积的金属为铝/铜，或者为铜；淀积的金属厚度为0.5?5.0 μ m。
4.如权利要求1所述的集成电路的封装方法，其特征在于:所述第三步，所述金属的去除使用反刻加CMP工艺，或者是光刻及刻蚀工艺。
5.如权利要求4所述的集成电路的封装方法，其特征在于:若使用光刻加刻蚀工艺，采用钝化层相同的掩膜版与钝化层形成窗口特性相反的光刻胶，即第一步若打开钝化层PAD窗口时使用的正光刻胶，则第三步去除金属时使用负光刻胶；或者是重新使用单独的掩膜版。
6.如权利要求1所述的集成电路的封装方法，其特征在于:所述封装方法是在钝化层完成之后进彳丁，即能在芯片制造厂完成，或者是在芯片封装厂完成。
【专利摘要】本发明公开了一种集成电路的封装方法，包含步骤：第一步，淀积较薄的顶层金属，并在形成钝化层之后通过光刻定义打开钝化层PAD窗口；第二步，再淀积一层金属；第三步，去除钝化层上PAD窗口以外的金属。本方法选择性增强了PAD区的金属强度，而其他布线区的金属厚度维持较薄，在不影响布线密度的情况下解决了封装打线应力导致PAD区金属破裂的问题。
【IPC分类】H01L25-065, H01L21-60
【公开号】CN104659024
【申请号】CN201510080770
【发明人】王惠惠, 金锋
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年5月27日
【申请日】2015年2月15日