半导体器件封装的制作方法
【技术领域】
[0001]该发明大体上涉及半导体器件封装的技术，并且特别地涉及将密封主体划分成多个半导体器件封装的技术。
【背景技术】
[0002]半导体器件制造商正不断地力求增加其产品的性能，同时降低其制造的成本。在半导体器件封装的制造中的成本密集区域是封装半导体芯片。半导体器件封装以及以低开支和高产量制造半导体器件封装的方法是所期望的。
【附图说明】
[0003]附图被包含以提供实施例的进一步理解并且被结合在该说明书中且构成该说明书的一部分。附图图解了实施例并且与描述一起用来解释实施例的原理。其它实施例和实施例的许多预期的优点将被容易地意识到，因为它们通过参考下面详细的描述变得更好理解。附图的元件不必相对彼此成比例。相同的参考数字指示对应的相同部件。
[0004]图1示意性地图解了包含多个半导体芯片的示范性密封主体的平面视图。
[0005]图2A和2B分别示意性地图解了在激光烧蚀前包含示范性密封主体的示范性层堆叠的部分的平面视图和沿着图1的线A-A的横截面视图。
[0006]图3A和3B分别示意性地图解了在激光烧蚀期间图2A-B的层堆叠的部分的横截面视图和平面视图。
[0007]图4A和4B分别示意性地图解了在划片期间图3A-B的层堆叠的部分的横截面视图和平面视图。
[0008]图5A和5B分别示意性地图解了在划片后图4A-B的层堆叠的部分的横截面视图和平面视图。
[0009]图6A和6B分别示意性地图解了在激光烧蚀期间图2A-B的层堆叠的部分的横截面视图和平面视图。
[0010]图7A和7B分别示意性地图解了在激光烧蚀期间包含示范性密封主体的示范性层堆叠的部分的横截面视图和平面视图。
[0011]图8A和SB分别示意性地图解了在激光烧蚀前包含示范性密封主体的示范性层堆叠的部分的平面视图和沿着图1的线B-B的横截面视图。
[0012]图9A和9B示意性地图解了用来加工包括半导体芯片的阵列的密封主体的方法的示范性实施例。
[0013]图1OA到1C示意性地图解了用来将金属层和/或有机层以及电再分布结构施加到图9A-B的密封主体的方法的一个示范性实施例。
[0014]图1lA示意性地图解了示范性半导体器件封装的横截面视图并且图1lB示意性地图解了示范性半导体器件封装的图1lA的来自方向C的平面视图。
[0015]图12A示意性地图解了示范性半导体器件封装的横截面视图并且图12B示意性地图解了示范性半导体器件封装的图12A的来自方向C的平面视图。
[0016]图13示意性图解了半导体器件封装和/或示范性层堆叠的部分的横截面视图。
[0017]图14示意性地图解了激光加工包括含有多个半导体芯片的密封主体的层堆叠的方法的示范性实施例，由此激光加工包括激光标记和激光刻槽。
【具体实施方式】
[0018]在下面详细的描述中对形成其一部分的附图做参考，并且在其中通过图解的方式示出了在其中可以实践本发明的特定实施例。在这点上，方向性的术语，诸如“顶”、“底”、“前”、“后”、“上”、“下”等参考正被描述的(一个或多个)图的定向而被使用。因为实施例的组件能够被定位在多个不同的定向上，方向性的术语为了图解的目的而被使用并且绝不是限制的。要被理解的是其它实施例可以被利用并且可以进行结构的或逻辑的改变而没有脱离本发明的范围。下面详细的描述，因此不是进行限制的意义，并且本发明的范围被所附的权利要求限定。
[0019]要被理解的是本文描述的各种示范性实施例的特征可以彼此组合，除非另外特定地指出。
[0020]如在该说明书中采用，术语“键合的”、“附连的”、“连接的”、“耦合的”和/或“电连接的/电耦合的”不打算表示元件或层必须被直接地接触在一起，居间元件或层可以在“键合的”、“附连的”、“连接的”、“耦合的”和/或“电连接的/电耦合的”元件之间分别被提供。然而，依据公开内容，以上提及的术语也可以可选地具有特定的含义:元件或层被直接地接触在一起，即没有居间元件或层在“键合的”、“附连的”、“连接的”、“耦合的”和/或“电连接的/电耦合的”元件之间分别被提供。
[0021]此外，关于“在表面之上”形成或设置的材料层所使用的词“在...之上”本文可以被用来表示材料层被“直接地设置(例如形成、淀积等)在暗示的表面之上”，例如与暗示的表面直接接触。关于“在表面之上”形成或设置的材料层所使用的词“在...之上”本文可以被用来表示材料层被“间接地设置(例如形成、淀积等)在暗示的表面之上”，其中一个或多个附加的层被布置在暗示的表面和材料层之间。
[0022]本文描述的半导体器件封装可以含有一个或多个半导体芯片。以下进一步描述的半导体封装可以含有不同类型的(一个或多个)半导体芯片，其可以通过不同的技术被制造，并且可以包含例如集成电路(例如单片集成的电路、电-光学电路、电-机械电路)、有机衬底、无机衬底、小型化的电子封装和/或无源件(passives)。更具体地，(一个或多个)半导体芯片可以包含逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路、或集成的无源器件(iro)。
[0023]本文描述的(一个或多个)半导体芯片可以从特定的半导体材料(诸如例如S1、SiC、SiGe、GaAs、GaN、AlGaN、InGaAs、InAlAs等)被制造并且此外可以含有不是半导体的无机和/或有机材料。
[0024]本文描述的(一个或多个)半导体芯片可以包含控制电路、微处理器、存储器电路和/或微机电组件。它们可以例如包含传感器或检测器(诸如例如天线、机械力传感器、压力传感器、麦克风、光学传感器/检测器)和/或功率器件(例如功率开关、电压转换器等)。特别地，本文描述的(一个或多个)半导体芯片可以包括无线通信组件(诸如例如RF (射频)电路系统、近场通信(NFC)电路系统和/或无接触或无芯耦合电路系统等)。
[0025]可以涉及含有具有水平结构的(一个或多个)半导体芯片的器件。具有水平结构的半导体芯片具有只在它的两个主表面中的一个主表面上(即在它的有源表面上)的芯片电极。
[0026]可以涉及含有具有垂直结构的(一个或多个)半导体芯片的器件。在具有垂直结构的半导体芯片中，电流(例如负载电流)能够在垂直于半导体芯片的主表面的方向上流动。具有垂直结构的半导体芯片具有在它的两个主表面上的电极，就是说在它的顶侧和底侧上。特别地，(一个或多个)功率半导体芯片(诸如例如功率MOSFET (金属氧化物半导体场效应晶体管)、IGBT (绝缘栅双极晶体管)、JFET (结型栅场效应晶体管)、功率双极晶体管或功率二极管)可以具有垂直结构。作为示例，功率芯片(例如功率MOSFET芯片)的源极电极和栅极电极可以处在一个主表面上，而功率芯片的漏极电极被布置在另一个主表面上。
[0027](—个或多个)半导体芯片可以具有允许与包含在(一个或多个)半导体芯片中的集成电路进行电接触的芯片电极(或接触焊盘)。芯片电极(例如I/O电极、地电极、电源电极、负载电极、控制电极等)可以包含被施加到半导体材料的一个或多个电极金属层。
[0028]本文描述的半导体器件封装可以包括形成嵌入(一个或多个)半导体芯片的密封剂的密封材料。密封材料可以是电绝缘材料并且可以包括或可以是热固材料或热塑材料。热固材料可以例如在环氧树脂、娃酮树脂或丙烯酸树脂(aryclic resin)的基础上制成。热塑材料可以例如包括从聚醚酰亚胺(PEI)、聚醚砜(PES)、聚苯硫醚(PPS)、聚酰胺-酰亚胺(PAI )、和聚对苯二甲酸乙二醇酯(PET)的组选择的一个或多个材料。热塑材料通过在成型或层压期间的压力和热的施加而熔化并且(可逆地)在冷却和压力释放时硬化。
[0029]密封材料可以包括或可以是聚合物材料，例如硬质塑料聚合物材料。密封材料可以包括或可以是填充或未填充的成型材料、填充或未填充的热塑材料、填充或未填充的热固材料、填充或未填充的层压品、纤维加强层压品、纤维加强聚合物层压品、以及带有填充物颗粒的纤维加强聚合物层压品中的至少一种。
[0030]密封材料可以通过将半导体芯片嵌入进密封材料(例如通过成型或层压)而被施加在半导体芯片之上。
[0031]在第一情形下，如果密封材料由成型材料制成，则各种技术(诸如例如压缩成型、注入成型、粉末成型、或