体100的划片例如可以由任何机械锯工艺执行。参考数字410例如指示用于锯的锯工具。如在图4A-B中示出，在迹线310、320之间的材料条(有机层220和/或金属层210)通过划片工艺被去除。划片(例如锯)穿过半导体芯片10并且穿过密封材料20 (见划片道30)，或者唯一地穿过密封材料20 (见划片道40)而被执行。如由图3A-B和4A-8作为示例图解的多激光线(或激光迹线)刻槽工艺在锯期间显著地减少碎裂(chipping),而仍可能存在由在迹线310、320之间的材料的剩余条造成的锯工具310的金刚石颗粒的一些阻塞。
[0069]图5A-B分别示意性图解了在密封主体100已经通过例如机械锯被划分成多个半导体器件封装(即嵌入的器件封装)后图4A-B的层堆叠200的部分的横截面视图和平面视图。层堆叠200沿着划片道30被完全地分离。在第一表面10a之上的材料(例如金属层210和/或有机层220)示出在宽度上大于划片道30的宽度的像狭缝的开口。这应用于延伸唯一穿过密封材料20的划片道40。激光去除的区带和例如交叠的HAZ 311、321可以在层堆叠200的第一表面10a/100a的拐角处暴露。划片道30的分界线30a、30b可以限定半导体器件封装的例如半导体材料(图1的截面线A-A)和/或例如密封材料(图1的截面线B-B)的侧壁。
[0070]图6A-B图解了如连同图3A-B解释的类似工艺，除了完全截口区域30/40被激光刻槽或处置。激光刻槽可以例如通过一个激光束630以及通过一次或多次激光束经过(pass)而不是激光束330、340的两次经过来被执行。例如在单激光束经过的情形下，激光束630可以具有大于如被在分界线30a和30b之间的间距限定的划片道30的宽度的焦点宽度。这里，HAZ 611可以被生成以完全覆盖锯道或截口 30、40。再次，如之前描述，激光刻槽或激光预切割工艺不划分密封主体100但是去除在密封主体100的第一表面10a之上的层的迹线。
[0071]图7A-B图解了依据公开内容的方法的示范性实施例。图7A-B类似于图3A_B，除了在密封主体100的第一表面10a之上的材料不包含如以上描述的有机(保护)层220。它可以可选地包含如在图13中示出的第一电介质层1310和/或第二电介质层1320并且它包含金属层210。作为不例,只有金属层210可以在密封主体100的第一表面10a之上被提供。
[0072]作为示例，激光束330、340可以直接照射在金属层210上。金属层210的迹线310、320可以被去除。如在图7A-B中作为示例图解的两激光线(激光迹线)刻槽方法或者如早前连同图6A-B解释的单激光线(激光迹线)刻槽方法可以被使用。
[0073]在激光刻槽后，划片道30被切割以形成对应于划片道分界线30a、30b的侧壁。再次，除了没有提供有机(保护)层220，类似于如在图5A-B中图解的划片的层堆叠200的划片的层堆叠(然而没有有机层220)被获得。
[0074]图解了类似于图2A-B的图8A-B，然而针对划片道40而不是划片道30。如果取在图1的截面线B-B处，则图8A-B也可以适用于划片道30。
[0075]图9A-B图解了形成密封主体100的示范性方法。例如相同种类或不同种类的多个半导体芯片10以间隔开的关系被放置在临时载体910上。半导体芯片10通过粘合剂(例如粘性胶带(未被示出))的施加被紧固到临时载体910。在图9B中密封材料20被施加在临时载体910和半导体芯片10之上。密封材料20可以完全地覆盖半导体芯片10除了其第二表面10b。在其它实施例中，密封材料20可以部分地或完全地暴露半导体芯片10的第一表面10a。
[0076]密封材料20可以是层压材料或成型材料。在硬化或固化后，密封材料20变得坚硬并且提供对半导体芯片10的嵌入的阵列(本文被称为密封主体100 (或“人工晶片”或“再配置的晶片”))的稳定性。它可以被临时载体910的上表面限定。密封主体100的小的厚度和/或半导体芯片10的第一表面1a的部分或完全的暴露可以通过密封主体100的可选的研磨或抛光或通过其它方法来获得。通常，这里和在所有其它实施例中，密封主体100的第一表面10a可以通过嵌入半导体芯片10的密封材料20被部分或完全地形成，或半导体芯片10的第一表面1a可以在第一表面10a处被部分或完全地暴露。
[0077]在图1OA中，密封材料100被从临时载体910释放。为此，粘合剂或粘性胶带(未被示出)可以以例如热释放或UV释放性质为特征。密封主体100的第二表面10b可以是平面的，即半导体芯片10的第二 (例如有源)表面1b可以与密封材料20的第二主表面20b齐平。芯片电极1010 (例如I/O电极、接地电极、电源电极、负载电极、控制电极等)可以在半导体芯片10的第二主表面1b处暴露。
[0078]参考图10B，在密封主体100的第一主表面10a之上形成金属层210和有机层220中的至少一个层通过金属层210的形成被例示。
[0079]参考图10C，电再分布结构250可以在公共平面之上形成，所述公共平面例如由半导体芯片的第二主表面1b和密封材料20第二主表面20b组成。如以上例不，电再分布结构250可以包含一个或多个金属化层251和一个或多个电介质(或绝缘)层252。当焊料淀积物1020 (例如焊料球)被可选地施加到金属化层251的暴露的区时，电介质(或绝缘)层252的最上部可以用作焊料停止部。
[0080](一个或多个)电介质(或绝缘)层252和(一个或多个)金属化层251可以以薄膜技术使用光刻结构化技术被制造。这些结构化工艺中的每一个工艺例如可以例如通过如下在整体密封主体100上(即在“再配置的晶片”级上)执行:由全局掩模或中间掩模工艺曝光整体密封主体100而不是由掩模工艺以连续的方式个别曝光单个半导体芯片10。
[0081]图1lA-B图解了示范性的半导体器件封装1100。半导体器件封装1100已经通过如以上描述的划分层堆叠200的技术被形成。半导体器件封装1100是嵌入的器件封装。如可以从图1lB看出，半导体器件封装1100包含半导体芯片10，所述半导体芯片10作为示例被密封材料20包围到所有侧。换句话说，半导体器件封装1100可以通过沿着如在图1中示出的对应密封主体100的划片道40划分如在图2A-B中示出的层堆叠200来获得。半导体器件封装1100也可以含有被密封材料20包围到所有侧的多个半导体芯片。
[0082]图12A-B例示半导体器件封装1200。半导体器件封装1200是嵌入的芯片封装，其类似于嵌入的芯片封装1100。然而半导体器件封装1200包含进一步的半导体结构(诸如例如两个局部半导体芯片10_1和10_2)。局部半导体芯片10_1和10_2均可以被布置在半导体器件封装1200的侧壁处。就是说局部半导体芯片10_1和/或局部半导体芯片10_2可以通过横截半导体芯片10的划片道30从层堆叠200被加工。半导体器件封装1200可以含有如以上描述的各种种类或不同种类的(一个或多个)附加的半导体芯片。进一步地，半导体器件封装1200可以含有通过划片获得的仅一个或多个局部半导体芯片10_1、10_2。
[0083]局部半导体芯片10_1、10_2可以包含或可以不包含集成电路。局部半导体芯片10_1和/或局部半导体芯片10_2可以形成将在密封主体100的背侧(即在第一表面10a之上)处的金属层210电耦合到电再分布结构250的电接触或互连。为此，如早前提及，第一局部半导体芯片10_1和/或第二局部半导体芯片10_2可以包含低欧姆半导体材料或可以具有低欧姆半导体材料，例如低欧姆硅或以上描述的任何材料。
[0084]如在图1lA-B和12A-B中示出，在半导体器件封装1100和1200的拐角区处，封装的密封材料20 (本文也称为密封剂)的第一主表面20a可以没有金属层210和有机层220中的至少一个。在拐角区处，它可以包含热影响的区带(HAZ)。进一步地，在半导体器件封装1200的拐角区处，第一局部半导体芯片10_1和/或第二局部半导体芯片10_2的第一主表面1a可以没有金属层210和有机层220中的至少一个。在该拐角区处，它可以分别包含热影响的区带(HAZ) 321和311。
[0085]图14图解了激光标记站(stat1n) 1400。激光标记站1400可以包括激光1410、激光束偏转光学部件1420以及工作台1430，可选地x-y- (