液体成型)可以被用来形成层堆叠的密封主体，并且因而形成半导体器件封装的密封剂。成型材料可以被施加以过成型半导体芯片和半导体芯片被放置在其上的临时载体。
[0032]在第二情形下，如果密封材料由层压材料制成，则密封材料可以具有一片层的形状，例如被层压在半导体芯片之上或在载体(半导体芯片被放置在其上)之上的一片薄板或箔。可以在一段时间内施加热和压力，所述一段时间适合于将该一片箔或薄板附连到下层的结构。在层压期间，电绝缘箔或薄板能够流动(即处在塑料状态)，导致在载体上的半导体芯片和/或其它拓扑结构之间的间隙用电绝缘箔或薄板的聚合物材料填充。电绝缘箔或薄板可以包括或可以是任何合适的热塑或热固材料。在各种实施例中，绝缘箔或薄板可以包括或可以是预浸料坯(预浸溃纤维的简称)，其例如由纤维毡(例如玻璃或碳纤维)和树脂(例如热固或热塑材料)的组合制成。预浸料坯材料典型地被用来制造PCB (印刷电路板)。
[0033]密封主体可以被一个或多个金属层至少部分地覆盖。金属层可以例如是电磁干扰屏蔽层或天线层。金属层可以例如覆盖密封主体的第一主表面的一部分或所有和/或半导体芯片的第一主表面的一部分或所有。任何期望的金属例如铝、钛、金、银、铜、钯、钼、镍、铬、或镍钒或者其金属合金可以被用作材料。金属层可以是但不需要是同质的或仅从一个材料制造，就是说在金属层中含有的材料的各种组分和浓度是可能的。
[0034]金属层可以通过各种技术被施加在密封主体之上。作为示例，金属层可以通过CVD(化学气相淀积)工艺、PVD (物理气相淀积)工艺、喷涂、印刷、等离子束工艺、流电或无电淀积、或溅射被淀积在密封主体之上或在密封主体上。
[0035]密封主体可以被有机层至少部分地覆盖。有机层可以是所谓的背侧保护层。有机层可以例如覆盖金属层。有机层可以通过例如过成型或层压来施加。
[0036]此外，密封主体可以被电再分布结构至少部分地覆盖。电再分布结构可以例如覆盖密封主体的第二主表面(例如前侧)的一部分或所有。电再分布结构可以被电连接到(一个或多个)芯片电极。电再分布结构可以包含一个或多个金属化层。一个或多个金属化层可以用作再分布层(RDL)。
[0037]因而，为了加工嵌入的器件封装，包括密封主体和附加层(诸如例如金属层和/或有机和/或RDL)的层堆叠要被划片。尽管划片(例如锯)穿过同质材料可以例如通过控制划片参数(切割速度、刀片颗粒大小等)被优化，但是划片穿过不同材料的许多层可能是困难的。特别地，金属材料的涂抹(smearing)可以阻塞划片刀片的切割颗粒并且因此可以造成毛口或层分层，并且由于所需要的高的锯压力而导致硅拐角的碎裂可能发生。为了避免这样的困难，在将密封主体分离成多个半导体器件封装前，金属层和/或有机层中的至少一个的至少一个迹线可以通过激光烧蚀去除。这样的话，例如通过在划片道(street)区中消除一个或多个层，在划片道区中的不同材料的数量和/或多样性被减少。
[0038]图1图解了密封主体100的示范性实施例。密封主体100包含多个半导体芯片10或半导体芯片10的阵列。半导体芯片10被至少部分地嵌入在密封主体100中。半导体芯片10以空间间隔关系被分布跨越密封主体100。作为示例，密封主体100可以具有像薄板或像板的形式。密封主体100可以具有等于或大于100mm、200mm或300mm的横向尺寸(例如直径)D。密封主体100可以具有像圆盘或多边形的形状。作为示例，几十或例如多于五十或上百个半导体芯片10可以被包含在一个密封主体100中。
[0039]作为示例，密封主体100可以通过成型或层压被制造。密封主体100可以是如在嵌入的晶片级工艺(eWLP)中使用的所谓的“人工晶片”或“再配置的晶片”，所述嵌入的晶片级工艺(eWLP)用于制造嵌入的器件封装，诸如例如嵌入的晶片级球栅格阵列(eWLB)封装。更多的细节将在以下被进一步给出。
[0040]半导体器件封装(即嵌入的器件封装)通过将密封主体100划分成多个半导体器件封装从密封主体100被制造。半导体器件封装的切单颗通过沿着划片道40、30分离或划片密封主体来完成。划片道40、30在本领域也被称为截口(kerf)区。
[0041]如可以在图1中看出，划片道40可以唯一地在半导体芯片10之间的间距之内延伸。因此这些划片道40可以只延伸穿过密封主体100的密封材料20以及被施加到密封主体100的主表面的材料或层(在图1中未被示出)。划片道40不延伸穿过半导体芯片10的半导体材料。
[0042]另一方面，划片道30可以延伸穿过密封主体100的密封材料20并且穿过半导体芯片10。换句话说，划片道30横截并且划分包含在密封主体100中的半导体芯片10中的至少一个。这样的划片道30延伸穿过密封材料20、穿过(半导体芯片10的)半导体材料并且穿过被施加到密封主体100的主表面的材料(层)。
[0043]如本文所使用的术语“划片”或“划片道”不限制到划片或分离密封主体100的特定技术。在该文本中划片通常表示分离或划分。
[0044]图1图解了在密封主体100的第二主表面10b上(在此处半导体芯片10可以被暴露)的平面视图。通常，半导体芯片10在密封主体100的一个或两个主表面处可以被暴露和/或可以被密封材料20覆盖。如果半导体芯片10在密封主体100的第二主表面10b处不被暴露但是被密封材料20覆盖，则图1要被解释成示出半导体芯片10的位置，即芯片轮廓或“芯片区带”而不是如这样的“掩埋的”半导体芯片10。
[0045]要从密封主体100 (以及例如覆盖其表面的附加的层)当中划片的半导体器件封装可以包括一个或多个半导体芯片10和/或划片的半导体芯片10的一个或多个部分。要被指出的是半导体芯片10可以具有不同的种类、形状、功能等。如将在以下被进一步更加详细地描述，半导体芯片10也可以包括例如可以用作在密封主体100的第一主表面和第二主表面10b之间的电接触的半导体芯片。一个半导体器件封装可以含有如以上描述的不同种类的若干半导体芯片10。
[0046]图2A图解了跨越图1的截面线A-A的包括密封主体100的层堆叠200的横截面视图。半导体芯片10被嵌入在密封材料20中。密封材料20在半导体芯片10的部分或整体侧壁1c之上延伸。半导体芯片10的第一主表面1a可以基本上与密封材料20的第一主表面20a共面以形成与第二主表面10b相对的密封主体100的第一主表面100a。在其它实施例中密封材料20可以在半导体芯片10的第一主表面1a之上延伸以部分或整体覆盖半导体芯片10。
[0047]半导体芯片10可以具有与第一主表面1a相对的第二主表面10b。半导体芯片10的第二主表面1b和密封材料20的第二主表面20b可以例如基本上是共面的以形成密封主体100的第二主表面100b。在其它实施例中，密封材料20可以在半导体芯片10的第二主表面1b之上延伸以部分或整体覆盖半导体芯片10。
[0048]半导体芯片10可以例如是在第二主表面1b处具有芯片电极(在图2A中未被图解)的半导体芯片10。半导体芯片10的第二主表面1b可以是半导体芯片10的有源表面。在该情形下，第一主表面1a是半导体芯片10的背侧并且半导体芯片10的第二主表面1b是半导体芯片10的前侧。半导体芯片10可以包含例如如以上提及的集成电路和/或其它集成的组件。
[0049]半导体芯片10可以用作例如用于屏蔽的电直通连接。在该情形下，半导体芯片10可以包含低欧姆半导体材料(诸如例如低欧姆硅)。作为示例，半导体芯片10可以由具有等于或小于ΙπιΩ cm、0.Ιι?Ω cm、0.ΟΙι?Ω cm、或I μ Ω cm电阻的低欧姆无源娃制成。娃可以从由单晶硅、多晶硅以及无定形硅组成的组选择。替选地或附加地，半导体芯片10可以包含 SiGe、GaAs、GaN、AlGaN、InGaAs、InAlAs 等或可以由 SiGe、GaAs、GaN、AlGaN、InGaAs、InAlAs等制成。
[0050]金属层210和有机层220中的至少一个层在密封主体100的第一主表面10a之上形成。金属层210可以间接或直接地在第一主表面10a上形成。金属层210可以在密封主体100的部分或整体第一主表面10a之上形成。金属层210可以在半导体芯片10的部分或整体第一表面1a之上延伸。金属层210可以在密封材料20的部分或整体第一主表面20a之上延伸。
[0051]有机层220可以在部分或整体第一主表