制作FinFET的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种制作FinFET的方法。
【背景技术】
[0002]半导体器件尺寸的不断缩小是推动集成电路制造技术改进的主要因素。由于调整栅氧化物层的厚度和源/漏极的结深度的限制，很难将常规的平面MOSFET器件缩小至32nm以下的工艺，因此，已经开发出多栅极场效应晶体管(Mult1-Gate M0SFET)。
[0003]典型的多栅极场效应晶体管为FinFET (鳍形场效应晶体管)，它使得器件的尺寸更小，性能更高。FinFET包括狭窄而独立的鳍片，鳍片在半导体衬底的表面延伸，例如，刻蚀到半导体衬底的硅层中。FinFET的沟道形成在该鳍片中，且鳍片之上及两侧带有栅极。
[0004]为了改善FinFET器件的操作速度、效能表现、电路的元件密度以及成本，缩减的方法主要包括缩小栅极长度以及栅极介电层的厚度。为了进一步提升晶体管的效能，还可以考虑提高影响器件的电学性能的另一个主要因素一迁移率。在传统的平面MOSFET器件中，可以利用位于半导体衬底中一部分的应变通道区域来提高载流子的迁移率，以增加元件的效能。但是对于FinFET器件，目前没有比较合适的方案。
[0005]因此，有必要提出一种制作FinFET的方法，以解决现有技术中存在的问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了解决现有技术中存在的问题，本发明提出了一种制作FinFET的方法，包括:a)提供半导体衬底，所述半导体衬底上形成有鳍片，所述鳍片上形成有保护层；b)在所述鳍片两侧的所述半导体衬底上形成隔离层；c)在所述鳍片的露出部分的两侧形成侧墙，并形成覆盖所述半导体衬底上的源漏区域的掩膜层；d)对所述隔离层进行回蚀刻，以在所述侧墙的下表面与所述隔离层的上表面之间形成露出部分所述鳍片的开口 ；e)从所述开口对所述鳍片进行刻蚀，以在所述鳍片的下部形成凹槽；以及f)在所述凹槽内形成SiGe层。
[0008]优选地，所述鳍片为用于NMOS器件的鳍片。
[0009]优选地，所述凹槽处的所述鳍片的宽度为0_3nm。
[0010]优选地，所述c)步骤包括以下子步骤:在所述隔离层和所述保护层上形成掩膜层；在所述掩膜层上形成具有图案的光刻胶层，所述光刻胶层覆盖所述源漏区域，并暴露所述鳍片的沟道区域以及在所述鳍片的横向方向上与所述沟道区域对应的区域；对所述暴露的掩膜层进行刻蚀，以形成所述侧墙；去除所述光刻胶层。
[0011]优选地，采用稀释的氢氟酸或SiCoNi工艺回蚀刻所述隔离层。
[0012]优选地，所述隔离层为氧化物层，所述侧墙包括氮化物层。
[0013]优选地，所述侧墙还包括位于所述氮化物层内侧的氧化物层。
[0014]优选地,所述氮化物层的厚度为2-5nm,所述氧化物层的厚度为l_3nm。
[0015]优选地，所述回蚀刻去除的所述隔离层的高度为3_5nm。
[0016]优选地，所述SiGe层的厚度为2_20nm。
[0017]根据本发明的制作FinFET的方法通过在鳍片的底部形成SiGe层可以有效地改善FinFET器件的迁移率，进而改善了器件的性能。
【附图说明】
[0018]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0019]图1为根据本发明的一个实施例制作FinFET的方法的流程图；以及
[0020]图2A-2B到图13A-13B为根据图1所示的方法制作FinFET过程中各步骤所获得的器件的示意图，其中同一图号的B表示该步骤所获得的器件的俯视图，同一图号的A表示该步骤所获得的器件沿相应的俯视图中的线A-A所截获得的剖视图，例如图2A和图2B分别表示在该步骤中的剖视图和俯视图。
【具体实施方式】
[0021]接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0022]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
[0023]根据本发明的一个方面，提供一种制作FinFET的方法。下面结合图1的流程图以及图2A-2B到图13A-13B的结构示意图对本发明的制作FinFET的方法进行详细说明。
[0024]执行步骤SllO:提供半导体衬底，半导体衬底上形成有鳍片，鳍片上形成有保护层；
[0025]如图2A-2B所示，提供半导体衬底200。半导体衬底200可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底200上可以被定义有源区。此外，在半导体衬底200中可以有其它半导体器件。为了简化，此处仅以一空白来表示半导体衬底200。
[0026]如图3A-3B所示，在半导体衬底200之上形成掩膜层201和具有图案的光刻胶层202，光刻胶层202中的图案用于转移到半导体衬底200中以形成鳍片。
[0027]如图4A-4B所示，以光刻胶层202为掩膜对掩膜层201进行刻蚀，并以刻蚀后的掩膜层201为掩膜对半导体衬底200进行刻蚀，以形成鳍片210。在对半导体衬底200进行刻蚀过程中，光刻胶层202可能被消耗。否则，还可以在刻蚀形成鳍片210之后增加去除光刻胶层202的步骤。该刻蚀后的掩膜层201可以用作保护层，并在后续步骤中去除。保护层201的作用将在后文进行详细描述。由此，完成了步骤S110。
[0028]需要说明的是，上文仅提供了在半导体衬底上形成鳍片的一个实施例。本发明并不排除采用其它方式来形成鳍片210。
[0029]优选地，鳍片210为用于NMOS器件的鳍片。在采用本发明提供的方法来改善器件的迁移率过程中，发现该方法对于NMOS器件的迁移率的改进特别有效。因此，本发明提供的方法特别适用于制作N型FinFET器件。当然，本发明并不排除使用该方法来制作P型FinFET 器件。
[0030]执行步骤S120:在鳍片两侧的半导体衬底上形成隔离层。
[0031]如图5A-5B所示，在鳍片210两侧的半导体衬底200上形成隔离层203。隔离层203可以采用已知方法形成，例如沉积法等。隔离层203的材料可以为氧化物、氮化物或氮氧化物等。隔离层203主要起到隔离相邻的鳍片210或鳍片210与半导体衬底200上的其它半导体器件的作用。
[0032]执行步骤S130:在鳍片的露出部分的两侧形成侧墙，并形成覆盖半导体衬底上的源漏区域的掩膜层。
[0033]作为示例，可以采用以下方法形成所述侧墙和所述掩膜层:
[0034]如图6A-6B所示，在隔离层203和保护层201上形成掩膜层204。掩膜层204覆盖鳍片210和保护层201以及隔离层203。掩膜层204的材料可以为氧化物或氮化物。掩膜层204与隔离层203具有合适的刻蚀选择比。作为示例，隔离层203为氧化物层时，掩膜层204可以为氮化物