Ti-igbt的制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，更具体地说，涉及一种T1-1GBT (Triple ModeIntegrate-1nsulated Gate Bipolar Transistor,三模式集成绝缘栅型双极晶体管)的制作方法。
【背景技术】
[0002]T1-1GBT 是一种将传统的 VDMOS (Vertical Double Diffused Metal OxideSemiconductor Field Effect Transistor,垂直双扩散金属氧化物半导体场效应晶体管)、IGBTC Insulated Gate Bipolar Transistor,绝缘栅型双极晶体管)和 FRD(Fast RecoveryD1de,快恢复二极管)三种器件的结构和功能集成为一体的半导体器件。
[0003]以N沟道T1-1GBT为例，T1-1GBT的结构如图1所示，包括:相对的MOS (MetalOxide Semiconductor,金属氧化物半导体)结构11与集电极结构13,及位于MOS结构11与集电极结构13之间的N- (N型轻掺杂)漂移区12。其中，MOS结构11包括:位于漂移区12表面内的P- (P型轻掺杂)阱区111和P+ (P型重掺杂)深阱区112 ;位于阱区111表面内的N+ (N型重掺杂)发射区113 ;位于阱区111和发射区113上的栅氧化层114 ;位于栅氧化层114上的栅极G ;覆盖在深阱区112上方和部分发射区113上方的发射极E。集电极结构13包括:位于漂移区12背离MOS结构11的一侧的N+缓冲层131 ;位于缓冲层131下方的P+集电区132和N+短路区133 ;覆盖在集电区132和短路区133上的集电极金属C。
[0004]从上述结构可知，T1-1GBT的MOS结构11与传统的VDM0S、IGBT等器件的MOS结构相似，集电极结构13则综合了 VDMOS和IGBT集电极结构的特点，既有N型区域，又有P型区域，因此，T1-1GBT具有VDMOS和IGBT各自的优点，既有较快的关断速度，又有较低的导通压降。并且，T1-1GBT可以双向导通电流，可以在很多的应用场合中不必反向并联FRD，即T1-1GBT集成有FRD的功能。
[0005]现有技术中，制作T1-1GBT集电极结构13中的集电区132和短路区133的方法主要有两种:一种方法是在半导体衬底完成正面MOS结构工艺后，将衬底背面减薄，通过光刻工艺在衬底背面定义需要引入P型掺杂的区域，然后注入P型杂质，之后通过光刻工艺在衬底背面定义需要引入N型掺杂的区域，然后注入N型杂质，最后对衬底进行退火激活杂质，形成集电区132和短路区133 ;另一种方法是在衬底完成正面MOS结构工艺后，将背面减薄，在衬底背面全部注入P型杂质，通过光刻工艺定义需要引入N型掺杂的区域，然后注入N型杂质，之后退火激活杂质，形成集电区132和短路区133。
[0006]以上两种方法均需要采用光刻工艺实现对衬底的局部掺杂，这会引起一系列的问题。首先，成本较高，光刻机中成像系统(由15个?20个直径为200mm?300mm的透镜组成)和定位系统(定位精度小于1nm)价格昂贵,造成光刻机成为生产线上最贵的机台，其价格通常为5百万?15百万美元/台，且光刻机的折旧速度非常快，大约3?9万人民币/天，这使得光刻工艺的成本约为整个硅片制造工艺的1/3 ;其次，生产周期较长，光刻工艺的步骤繁琐，一般要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀、检测等工序，耗费时间约占整个生产工艺的40%?60% ;加工超薄衬底时易造成衬底翘曲或碎片，由于需要I次?2次的光刻工艺，光刻工艺本身的步骤繁琐，低压的T1-1GBT背面减薄后衬底不足100 μ m，因此当对该超薄衬底进行光刻加工时，极易出现衬底翘曲或碎片的问题。
【发明内容】
[0007]本发明提供了一种T1-1GBT的制作方法，以解决T1-1GBT生产工艺过程中的成本高、生产周期长及晶圆翘曲或碎片的问题。
[0008]为实现上述目的，本发明提供了如下技术方案:
[0009]一种T1-1GBT的制作方法，包括:提供半导体衬底，对所述半导体衬底的一侧表面进行第一次掺杂；对所述半导体衬底进行退火，以激活所述第一次掺杂的掺杂杂质；对所述半导体衬底的进行第一次掺杂的同一侧表面进行第二次掺杂，所述第二次掺杂的掺杂类型与所述第一次掺杂的掺杂类型相反，使所述第二次掺杂的掺杂深度大于或等于所述第一次掺杂的掺杂深度，并使所述第二次掺杂的掺杂浓度在其掺杂范围内不同掺杂深度处均大于所述第一次掺杂的掺杂浓度；利用激光扫描所述第二次掺杂的区域的待形成第二集电区，以对所述待形成第二集电区进行退火，激活所述待形成第二集电区中的第二次掺杂的掺杂杂质，形成第二集电区，与所述第二集电区相邻的第一次掺杂的区域为第一集电区。
[0010]优选的，所述第一次掺杂的掺杂杂质为P型，所述第二次掺杂的掺杂杂质为N型。
[0011]优选的，所述第一次掺杂的掺杂杂质为N型，所述第二次掺杂的掺杂杂质为P型。
[0012]优选的，所述半导体衬底的材料为硅、碳化硅、氮化镓或金刚石。
[0013]优选的，所述对所述半导体衬底进行退火，以激活所述第一次掺杂的掺杂杂质具体为:利用低温退火工艺或激光退火工艺对所述半导体衬底进行退火，以激活所述第一次掺杂的掺杂杂质。
[0014]优选的，所述利用激光扫描所述第二次掺杂的区域的待形成第二集电区具体为:利用激光采用直写式扫描的方式扫描所述第二次掺杂的区域的待形成第二集电区。
[0015]优选的，在形成所述第一集电区与第二集电区之后，还包括:在所述第一集电区与第二集电区的表面上淀积集电极材料，形成集电极。
[0016]优选的，在对所述半导体衬底的一侧表面进行第一次掺杂之前，还包括:对所述半导体衬底的一侧表面进行与所述半导体衬底的掺杂类型相同的缓冲层掺杂；对所述半导体衬底进行退火，以激活所述缓冲层掺杂的掺杂杂质，形成缓冲层。
[0017]优选的，所述T1-1GBT的制作方法还包括:在所述半导体衬底的一侧表面形成MOS结构，所述MOS结构位于所述半导体衬底的与所述第一集电区和第二集电区相对的一侧。
[0018]与现有技术相比，本发明所提供的技术方案至少具有以下优点:
[0019]本发明所提供的T1-1GBT的制作方法中，利用掺杂后需要退火将杂质激活才能使掺杂区发挥应有的功能这一原理，通过对半导体衬底的一侧表面进行第一次掺杂，并退火激活掺杂杂质，然后对同一侧表面进行与第一次掺杂类型相反的第二次掺杂，并使第二次掺杂的深度不小于第一次掺杂的深度，第二次掺杂的浓度在其掺杂范围内的不同掺杂深度处均大于第一次掺杂的浓度，然后利用激光对第二次掺杂的区域进行局部退火，以激活第二次掺杂的部分区域中的杂质，使该区域反型，形成第二集电区，第二次掺杂未进行激光退火的区域由于杂质未激活，其类型仍为第一次掺杂的类型，从而形成第一集电区，完成T1-1GBT的集电极结构中P型区和N型区的制作。由上述制作过程可见，本发明所提供的方法避免使用光刻工艺，这也就避免了光刻工艺所带来的成本高、生产周期长及半导体衬底易翘曲或碎片的问题，使制作T1-1GBT的集电极结构的成本得到极大的降低，工艺步骤大大简化，生产效率得以提高，提高了 T1-1GBT的良品率。
【附图说明】
[0020]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为现有技术中T1-1GBT的结构图；
[0022]图2?图7为本发明实施例所提供的T1-1GBT的制作方法的工艺步骤图。
【具体实施方式】
[0023]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0024]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0025]其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
[0026]本实施例提供了一种T1-1GBT的制作方法，如图2?图7所示，该制作方法包括以下步骤:
[0027]步骤S1:提供半导体衬底21，在该半导体衬底21的一侧表面形成MOS结构22(如图2所示)；
[0028]所提供的半导体衬底的材料优选的可为硅、碳化硅、氮化镓或金刚石等，其掺杂类型可为N型，也可为P型。本实施例中以所提供的半导体衬底的掺杂类型为N型为例进行说明。
[0029]所述半导体衬底21中除MOS结构22外的其它N型掺杂的区域为漂移区。
[0030]所形成的MOS结构位于最终位于半导体衬底21的与第一集电区和第二集电区相对的一侧。
[0031]步骤S2:在半导体衬底21的一侧表面内形成缓冲层23，缓冲层23位于半导体衬底21的与MOS结构22相对的一侧表面(如图3所示)；
[0032]形成缓冲层23的具体过程可为: