光电二极管阵列的制作方法
【技术领域】
[0001]本发明涉及一种光电二极管阵列。
【背景技术】
[0002]例如，在专利文献I中，记载有CT (Computed Tomography,电脑断层摄影)装置等中所使用的光电二极管阵列。在专利文献I的光电二极管阵列中，在η型的半导体基板的入射面侧，二维状地排列有构成光检测区域的P+型的半导体区域。在各P +型的半导体区域，连接有电极。各电极经由与各P+型的半导体区域对应而设置的贯通孔而被引出到与入射面相反侧的背面侧。P+型的半导体区域与贯通孔沿着规定的方向交替地配置在半导体基板。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:日本特表2005-533587号公报
【发明内容】
[0006]发明所要解决的问题
[0007]在专利文献I的光电二极管阵列中，需要在相邻的P+型的半导体区域彼此之间设置用于设置贯通孔的足够的间隔。因此，存在开口率下降的担忧。另外，在光电二极管阵列中，要求电特性的提高等、提高各种可靠性的情况。
[0008]本发明的目的在于提供一种能够提高开口率和可靠性的光电二极管阵列。
[0009]解决技术问题的手段
[0010]本发明的一个侧面的光电二极管阵列是具备形成在半导体基板的多个光电二极管的光电二极管阵列，光电二极管的各个具有:第I导电型的第I半导体区域，其设置在半导体基板；第I导电型的第2半导体区域，其相对于第I半导体区域设置在半导体基板的一个面侧，具有比第I半导体区域的杂质浓度高的杂质浓度；第2导电型的第3半导体区域，其以与第2半导体区域隔开而围绕第2半导体区域的方式，相对于第I半导体区域设置在一个面侧，与第I半导体区域一起构成光检测区域；以及贯通电极，其设置在以通过第I半导体区域和第2半导体区域的方式贯通一个面与半导体基板的另一个面之间的贯通孔内，与第3半导体区域电连接。
[0011 ] 在该光电二极管阵列中，在光电二极管的各个中，贯通孔通过第I和第2半导体区域，第2半导体区域被第3半导体区域围绕。第3半导体区域与第I半导体区域一起构成光检测区域。这里，在作为I个像素的光电二极管的各个中，贯通孔被光检测区域围绕。因此，能够减小相邻的光电二极管彼此的间隔。因此，能够提高开口率。此外，贯通孔通过的第2半导体区域具有比第I半导体区域的杂质浓度高的杂质浓度。因此，能够通过第2半导体区域减少在贯通孔的内壁产生并朝向光检测区域的表面泄漏电流。因此，能够提高电特性。而且，贯通孔通过的第2半导体区域具有比第I半导体区域的杂质浓度高的杂质浓度，因而能够缓冲在贯通孔产生的各种应力。因此，能够提高强度。而且，第2半导体区域与第3半导体区域隔开。因此，能够抑制第2半导体区域与第3半导体区域之间的短路，从而能够提尚电特性。
[0012]在第2半导体区域与第3半导体区域之间，可以以围绕第2半导体区域的方式存在第I半导体区域的一部分。根据该结构，能够提高电特性。
[0013]第2半导体区域的内缘与外缘的间隔可以大于第2半导体区域的外缘与第3半导体区域的内缘的间隔。根据该结构，能够通过第2半导体区域进一步缓冲在贯通孔产生的各种应力。
[0014]第3半导体区域的内缘在从半导体基板的厚度方向看的情况下，可以围绕另一个面侧的贯通孔的开口。根据该结构，第3半导体区域在从半导体基板的厚度方向看的情况下，设置在比贯通孔更外侧的范围。因此，例如，在贯通孔内形成凸点电极的情况等之下，能够减少施加于构成光检测区域的第3半导体区域所涉及的应力。
[0015]光电二极管的各个可以包含形成在一个面上且使第3半导体区域与贯通电极电连接的接触电极，接触电极的外缘在从半导体基板的厚度方向看的情况下，可以围绕另一个面侧的贯通孔的开口。根据该结构，在从半导体基板的厚度方向看的情况下，跨越贯通孔的内侧和外侧的范围而设置接触电极。因此，能够提高贯通孔周边的强度。
[0016]一个面侧的贯通孔的开口可以呈圆形状。根据该结构，例如，在贯通孔内形成凸点电极的情况等之下，能够抑制在贯通孔产生应力集中。
[0017]发明的效果
[0018]根据本发明，可以提供一种能够提高开口率和可靠性的光电二极管阵列。
【附图说明】
[0019]图1是本发明的一个实施方式的光电二极管阵列的平面图。
[0020]图2是图1的光电二极管阵列的光电二极管的平面图。
[0021]图3是沿着图2的II1-1II线的截面图。
[0022]图4是表示图1的光电二极管阵列的制造方法的工序的截面图。
[0023]图5是表示图1的光电二极管阵列的制造方法的工序的截面图。
[0024]图6是表示图1的光电二极管阵列的制造方法的工序的截面图。
[0025]图7是表示图1的光电二极管阵列的制造方法的工序的截面图。
[0026]图8是表示图1的光电二极管阵列的制造方法的工序的截面图。
[0027]图9是表示图1的光电二极管阵列的制造方法的工序的截面图。
[0028]图10是表示图1的光电二极管阵列的制造方法的工序的截面图。
[0029]图11是表示图1的光电二极管阵列的制造方法的工序的截面图。
[0030]图12是表示图1的光电二极管阵列的制造方法的工序的截面图。
[0031]图13是应用了图1的光电二极管阵列的CT装置的一部分的截面图。
[0032]图14是本发明的另一个实施方式的光电二极管阵列的光电二极管的截面图。
[0033]图15是本发明的另一个实施方式的光电二极管阵列的光电二极管的平面图。
[0034]图16是本发明的另一个实施方式的光电二极管阵列的光电二极管的平面图。
[0035]符号的说明:
[0036]I…光电二极管阵列，2…半导体基板，3…第I半导体区域，4…第2半导体区域，5…第3半导体区域，9A、9B…贯通孔，81a、81b…贯通电极，82a…接触电极，PDl?PD4…光电二极管。
【具体实施方式】
[0037]以下，就实施方式的光电二极管阵列，参照附图，详细进行说明。再者，对相同或相当的要素赋予相同的符号，省略重复的说明。
[0038][光电二极管阵列]
[0039]如图1所示，光电二极管阵列I例如使用于CT装置等。光电二极管阵列I具备形成在半导体基板2的多个光电二极管roi。
[0040]半导体基板2在俯视时呈长方形状。如图3所示，半导体基板2具有彼此相对的表面(一个面)21与背面(另一个面)22。在表面21上，绝缘膜Π和绝缘膜f3从表面21按照该顺序形成。在背面22上，绝缘膜f4和绝缘膜f5从背面22按照该顺序形成。作为各绝缘膜，形成有S12膜或SiN膜等。
[0041]如图1所示，光电二极管PDl 二维状地排列于半导体基板2。光电二极管PDl的各个作为I个像素而发挥功能。如图3所示，光电二极管PDl具有第I半导体区域3、第2半导体区域4、第3半导体区域5、第4半导体区域6、第5半导体区域7、贯通电极81a、接触电极82a、以及端子电极83a。
[0042]第I半导体区域3包含半导体基板2的厚度方向上的中央部分。第I半导体区域3在从半导体基板2的厚度方向看的情况下，呈矩形形状。第I半导体区域3在半导体基板2的厚度方向上的中央部分遍及光电二极管PDl的整个区域而设置。相邻的光电二极管PDU PDl的第I半导体区域3、3彼此一体形成。第I半导体区域3是n_型的半导体区域。第I半导体区域3由例如Si等形成。在第I半导体区域3，连接有未图示的基板电极。
[0043]第2半导体区域4相对于第I半导体区域3而设置在半导体基板2的表面21侦U。第2半导体区域4在从半导体基板2的厚度方向看的情况下，呈外缘为圆形状且内缘为矩形状(详细而言为正方形状)的环状。第2半导体区域4也可以呈其他环状(例如，四边环状等多边环状、或圆环状等)。即，环状是指以闭合任意的区域的方式围绕的一体的形状。第2半导体区域4的内缘形成表面21侧的贯通孔9A(后述)的开口。第2半导体区域4是η+型的半导体区域，具有比第I半导体区域3的杂质浓度高的杂质浓度。第2半导体区域4例如通过在Si中扩散η型的杂质等而形成。
[0044]第3半导体区域5相对于第I半导体区域3而设置在半导体基板2的表面21侦U。第3半导体区域5与第2半导体区域4隔开，且围绕第2半导体区域4。第3半导体区域5在从半导体基板2的厚度方向看的情况下，呈外缘为矩形状且内缘为圆形状的环状。第3半导体区域5也可以呈其他环状。第3半导体区域5是P+型的半导体区域。第3半导体区域5与第I半导体区域3形成ρη结，且构成光电二极管HH的光检测区域。第3半导体区域5例如通过在Si中扩散P型的杂质等而形成。第2半导体区域4形成得比第3半导体区域5深为止。
[0045]在第2半导体区域4与第3半导体区域5之间，存在第I半导体区域3的一部分即第I部分31。第I部分31在从半导体基板2的厚度方向看的情况