具有背衬金属的基材的切割方法
【专利说明】具有背衬金属的基材的切割方法
[0001]与相关申请的交叉引用
[0002]本申请要求2012年9月28日提交的题为“具有背衬金属的基材的切割方法”(Method for Dicing a Substrate with Back Metal)的共同拥有的美国临时专利申请系列号61/707，464的优先权并与其相关，该临时专利申请通过参考并入本文。
技术领域
[0003]本发明涉及半导体晶片加工，并且更具体来说，涉及用于将半导体晶片切割成多个单个管芯的方法和装置。
【背景技术】
[0004]半导体管芯例如二极管、晶体管等通常在大面积晶片中同时加工(形成)。这样的晶片可能由单晶硅或其他材料例如在适合的基材例如硅等上的氮化镓制成。
[0005]等离子体蚀刻设备被广泛用于这些基材的加工，以产生半导体器件。这样的设备通常包括真空室，其配备有高密度等离子体源例如电感耦合等离子体(ICP)，其被用于确保高成本效益的制造所必需的高蚀刻速率。为了移除加工期间产生的热，通常将晶片(基材)夹到被冷却的支承物上。在基材与支承物之间维持冷却气体(通常为氦气)，以提供用于移除热的热传导通路。可以使用向基材的顶侧施加向下的力的机械式夹紧机构，尽管这由于夹具与基材之间的接触可能引起污染。更通常地，使用静电夹头(ESC)来提供所述夹紧力。
[0006]在加工步骤完成后，将晶片切单(singulated)，从晶片分离出管芯。这种“切割”、分离或切单操作，通常通过经晶片内管芯之间的“划道(street)”锯割来进行。晶片的管芯的切单，例如通过在晶片完成后沿着划道锯割晶片，包括背侧或前侧上的金属层，可能是耗时且高成本的过程。此外，切单过程可能损坏管芯的部分，包括管芯的侧面。
[0007]由于可能的损坏，在晶片上的管芯之间需要额外的间隔以防止对集成电路的损坏，例如将芯片和裂缝维持在距真正的集成电路适合的距离处，使得所述缺陷不损害电路性能或可靠性。作为间隔要求的结果，在标准尺寸的晶片上不能形成如此多的管芯，并且浪费掉了否则可用于电路的晶片区域。锯的使用加剧了半导体晶片上空间(real estate)的损失。锯的刀刃厚约15微米。因此，为了确保切口周围的裂缝和其他损伤不损害集成电路，通常在每个管芯的电路之间维持100至500微米的间隔。此外，在切割后，管芯需要大量的清洁，以除去由锯割过程产生的粒子和其他污染物。
[0008]为了努力克服锯割和划片的缺点，化学蚀刻被认为是用于管芯切单的可替选方案。两种通过化学蚀刻分离管芯的方法是湿法蚀刻和等离子体蚀刻。湿法化学蚀刻技术要求在晶片的至少一侧上、并且在某些实施方式中在晶片的两侧上形成蚀刻掩模。蚀刻掩模界定了将被蚀刻的基材区域并保护集成电路免于蚀刻剂影响。在掩模放置在位后，将晶片浸没在湿的蚀刻剂中，例如在硅基材的情况下浸没在氢氧化钾中。湿的蚀刻剂从管芯之间除去基材材料，使得管芯彼此分离。在硅基材的情况下，湿法蚀刻技术能够以每小时约30微米的速率除去硅。因此，即使是已被薄化至约200微米厚度的晶片，也需要约7小时才能完成切割过程。此外，湿法蚀刻技术存在公知的缺点，例如使用湿法蚀刻形成的槽不具有基本上竖直的侧壁，槽相对宽，并且为了获得深的竖直方向的槽，半导体晶片只能具有某些特定晶体取向。此外，某些材料例如GaN，可能难以以在制造过程中经济可行的足够高的速率进行湿法蚀刻。因此，在本领域中，对使用较小的管芯间间隔和快速的切割过程来切割半导体晶片的方法和装置，存在着需求。
[0009]最近，提出了将等离子体蚀刻技术作为分离管芯和克服某些这些限制的手段。在器件制造后，将基材用适合的掩模材料掩蔽，留下管芯之间的开放区域。然后使用反应性气体等离子体加工被掩蔽的基材，所述等离子体蚀刻管芯之间暴露出的基材材料。基材的等离子体蚀刻可以进行到部分或完全贯穿基材。在部分等离子体蚀刻的情况下，通过随后的劈裂步骤分离管芯，留下分开的单个管芯。相比于机械切割，等离子体蚀刻技术提供了许多益处:
[0010]I)断裂和碎片减少；
[0011]2)可以将管芯之间的切缝或划道尺寸降低到远远低于20微米；
[0012]3)随着管芯数量的增加，加工时间不显著增加；
[0013]4)对于较薄晶片来说，加工时间缩短；并且
[0014]5)管芯拓扑结构不限于直线格式。
[0015]对于具有背侧金属化的晶片来说，管芯切单更加复杂。背衬金属的晶片切割可以使用常规的锯割技术来进行，尽管需要较低的锯割速度和更频繁的刀刃更换。对等离子体蚀刻技术来说，背衬金属切割代表了更大的挑战。等离子体蚀刻系统是材料依赖性的，从而使得能够蚀刻穿过半导体材料例如硅、砷化镓和蓝宝石的系统，一般不能蚀刻穿过金属或金属合金，尤其是通常在背衬金属堆栈中使用的金属(例如金、银、铜和镍)。因此，能够蚀刻晶片用于切割的等离子体系统，可能不十分地适合于蚀刻金属或金属合金，因此可能需要第二种蚀刻工具。为背衬金属干法蚀刻进一步增添复杂性的是，穿过金属的等离子体蚀刻通常具有非常狭窄的加工窗口，并合并有被蚀刻的金属溅射在新切单的管芯侧上而最终可能损害器件性能或可靠性的可能性。此外，有可能在等离子体蚀刻划道区之前蚀刻背衬金属。尽管这种方法将避免金属副产物重新沉积在被切单的管芯壁上，但它代表了需要晶片背面上的对齐的掩模图形的额外的蚀刻步骤。
[0016]在现有技术中，没有提供本发明所伴随的益处。
[0017]因此，本发明的目的是提供一种改进，所述改进克服了现有技术装置的不足之处，并且对使用等离子体蚀刻装置切割半导体基材的进步做出了显著贡献。
[0018]本发明的另一个目的是提供一种用于切割具有背衬金属的基材的方法，所述方法包括:提供具有第一表面和第二表面的基材，所述第二表面与所述第一表面相对，在基材的所述第一表面上提供掩模层，在基材的所述第二表面上提供薄膜层；切割所述基材的所述第一表面经过所述掩模层，以暴露出所述基材的所述第二表面上的所述薄膜层；以及在通过所述切割步骤已暴露出所述薄膜层后，将来自于流体射流的流体施加到所述基材的所述第二表面上的所述薄膜层。
[0019]本发明的另一个目的是提供一种用于切割具有背衬金属的基材的方法，所述方法包括:提供具有壁的处理室；提供与所述处理室的壁邻接的等离子体源；在所述处理室内提供基材支承物；提供具有第一表面和第二表面的基材，所述第二表面与所述第一表面相对，在基材的所述第一表面上提供掩模层，在基材的所述第二表面上提供薄膜层；将所述基材放置到所述基材支承物上；使用所述等离子体源产生等离子体；使用产生的等离子体经过所述掩模层蚀刻所述基材的所述第一表面，所述蚀刻步骤暴露出所述基材的所述第二表面上的所述薄膜层；以及在通过所述蚀刻步骤已暴露出所述薄膜层后，将来自于流体射流的流体施加到所述基材的所述第二表面上的所述薄膜层。
[0020]本发明的另一个目的是提供一种用于切割基材的方法，所述方法包括:提供具有壁的处理室；提供与所述处理室的壁邻接的等离子体源；在所述处理室内提供工件支承物；提供具有第一表面和第二表面的基材，所述第二表面与所述第一表面相对，在基材的所述第一表面上提供掩模层，在基材的所述第二表面上提供薄膜层；将工件放置在所述工件支承物上，所述工件具有支承膜、框架和所述基材；使用所述等离子体源产生等离子体；使用产生的等离子体经过所述掩模层蚀刻所述基材的所述第一表面，所述蚀刻步骤暴露出所述基材的所述第二表面上的所述薄膜层；以及在通过所述蚀刻步骤已暴露出所述薄膜层后，将来自于流体射流的流体施加到所述基材的所述第二表面上的所述薄膜层。
[0021]上面概括了本发明的某些相关目的。这些目的应该被解释为仅仅是说明了所打算的发明的某些更突出的特点和应用。通过以不同方式应用所公开的发明或在本公开的范围内改良本发明，可以获得许多其他有益结果。因此，本发明的其他目的和更充分的理解，可以在除了由权利要求书定义的本发明的范围之外，通过结合附图参考发明概述和优选实施方式的详细描述来获得。
[0022]发明概述
[0023]本发明描述了一种允许对半导体基材进行等离子体切割的等离子体加工装置。在器件制造和晶片薄化后，使用常规的掩模技术掩蔽所述基材的前侧(电路侧)，这保护电路元件并留下管芯之间的未保护区域。将所述基材安放到在刚性框架内被支承的薄条带上。将所述基材/条带/框架组件转移到真空处理室中并暴露于反应性气体等离子体下，在那里管芯之间的未保护区域被蚀刻掉。在此过程中，所述框架和条带受到保护以免于被反应性气体等离子体