的中心点的水平线与穿过位于相邻垂直部310中的第一部311的中心点的水平线不相交。
[0035] 第二ρ+区500以四边形形状布置在η型外延层400的表面上，并且与第一 ρ+区 300接触。第二ρ+区500与第一 ρ+区300的水平部320和位于多个垂直部310中的两端 的垂直部310相接触。当通过接触施加反向电压时,第一 ρ+区300和第二ρ+区500接收 负电压，使得作为第一 P+区300和η-型外延层200的结区（junction region)的PN结耗 尽层变得更宽，从而最大程度地抑制沿相反方向流过的泄漏电流。
[0036] 此外，多个具有六边形形状的第一部311布置在第一 ρ+区300中，以便与具有杆 状的第一 P+区300相比，可减小每单位面积的第一 ρ+区300的面积。因此，可以增大η-型 外延层200的面积，从而增大施加正向电压时的电流量。此外，将其中形成有包括多个被定 形为类六边形的第一部311的第一 ρ+区300的肖特基势垒二极管，与其中形成有类杆状的 第一 P+区300的肖特基势垒二极管进行比较，当在正向方向施加电压期间的电流量相同 时，肖特基二极管的面积可以减小。
[0037] 此外，被定形为类栅格的第一 ρ+区300形成在η-型外延层200的表面上，与第一 P+区300相接触的第二ρ+区500形成在η型外延层400的边缘，以增大肖特基结（Schottky junction)的面积，从而减小施加正向电压时的导通电阻。
[0038] 此外，在本示例性实施例中，与肖特基电极600相接触的η型外延层400被形成具 有比布置在η型外延层400下面的η-型外延层200的掺杂浓度更高的掺杂浓度，以减小肖 特基势垒二极管的电阻，从而增加从肖特基二极管600流向欧姆电极700的电流量。
[0039] 下面将参照图4和5以及表格1描述根据本发明示例性实施例的肖特基势垒二极 管特性，根据比较例的肖特基势垒二极管。
[0040] 根据本发明的示例性实施例的肖特基势垒二极管如图4所示进行制备，以及根据 比较例的肖特基势垒二极管如图5所示进行制备。
[0041] 图4示出根据本发明示例性实施例的肖特基势垒二极管的第一 P+区的一部分的 俯视图。
[0042] 参照图4,第一部311被定形为类正六边形，并且面对面表面的长度为3μπι。连 接第一部311的第二部312的长度是2. 598 μ m，第一部311的宽度是1 μ m。特别地， 可以形成以连接第一部311的中心点与相邻第一部311的中心点的线作为对角线的矩 形，并且该矩形被称为单元栅格（unit cell)。根据本示例性实施例的单元栅格是具有 4. 848 μ mX 2. 799 μ m大小的矩形。根据本示例性实施例的单元栅格，基于连接第一部311 的中心点与相邻第一部311的中心点的对角线，而被划分成横截面1和横截面2。
[0043] 图5示出根据比较例的肖特基势垒二极管的第一 p+区的一部分的俯视图。
[0044] 参照图5, p+区的形状是杆状，并且其宽度是3 μ m。相邻p+区之间的距离是3 μ m。 特别地，单元栅格是具有6 μ mX 3 μ m大小的矩形。
[0045] 表格1是表示根据本发明示例性实施例的肖特基势垒二极管和根据对比例的肖 特基势垒二极管模拟导通状态的结果的表格。
[0046] (表格 1)
[0047]
【主权项】
1. 一种肖特基势鱼二极管，包括： n_型外延层，布置在n+型碳化娃基板的第一表面上； 第一 P+区，布置在所述n-型外延层上； n型外延层，布置在所述n-型外延层和所述第一 p+区上； 第二P+区，布置在所述n型外延层上，并且与所述第一 p+区相接触； 肖特基电极，布置在所述n型外延层和所述第二p+区上；以及 欧姆电极，布置在所述n+碳化硅基板的第二表面上， 其中所述第一 P+区具有栅格形状，其包括多个垂直部以及将各个所述垂直部的两端 彼此连接的水平部， 所述垂直部包括多个具有类六边形的第一部、多个连接各个所述第一部的第二部、以 及多个连接所述第一部和所述水平部的第三部，并且 所述第二部和所述第三部被定形为类杆状。
2. 如权利要求1所述的肖特基势垒二极管，其中每个第一部具有正六边形形状。
3. 如权利要求2所述的肖特基势垒二极管，其中每个第一部的宽度大于每个第二部的 览度。
4. 如权利要求3所述的肖特基势垒二极管，其中每个第二部的宽度与每个第三部的宽 度相问。
5. 如权利要求4所述的肖特基势垒二极管，其中穿过所述第一部的中心点的水平线与 穿过相邻垂直部的所述第一部的中心点的水平线不相交。
6. 如权利要求1所述的肖特基势垒二极管，其中所述第二p+区具有四边形形状。
7. 如权利要求6所述的肖特基势垒二极管，其中所述第二p+区与所述水平部以及位于 所述多个垂直部中的两端的垂直部相接触。
8. 如权利要求1所述的肖特基势垒二极管，其中所述n型外延层的掺杂浓度高于所述 n-型外延层的掺杂浓度。
9. 一种制造肖特基势垒二极管的方法，包括： 在n+型碳化娃基板的第一表面上形成n-型外延层； 将P+离子注入到所述n-型外延层的表面中，以形成第一 p+区； 在所述n-型外延层和第一 p+区上形成n型外延层； 将P+离子注入到所述n型外延层的表面中，以形成与所述第一 p+区相接触的第二p+ 区； 在所述n型外延层和所述第二p+区上形成肖特基电极；以及 在所述n+型碳化硅基板的第二表面上形成欧姆电极， 其中所述第一 P+区具有栅格形状，其包括多个垂直部以及将各个所述垂直部的两端 彼此连接的水平部， 所述垂直部包括多个具有类六边形的第一部、多个连接各个所述第一部的第二部、以 及多个连接所述第一部和所述水平部的第三部，并且 每个第二部和每个第三部被定形为类杆状。
10. 如权利要求9所述的方法，其中每个第一部具有正六边形形状。
11. 如权利要求10所述的方法，其中每个第一部的宽度大于每个第二部的宽度。
12. 如权利要求11所述的方法，其中每个第二部的宽度与每个第三部的宽度相同。
13. 如权利要求12所述的方法，其中穿过每个第一部的中心点的水平线与穿过相邻垂 直部的每个第一部的中心点的水平线不相交。
14. 如权利要求9所述的方法，其中所述第二p+区具有四边形形状。
15. 如权利要求14所述的方法，其中所述第二p+区与所述水平部以及位于所述多个垂 直部中的两端的垂直部相接触。
16. 如权利要求9所述的方法，其中所述n型外延层的掺杂浓度高于所述n-型外延层 的掺杂浓度。
【专利摘要】本发明涉及一种肖特基势垒二极管及其制造方法，该肖特基势垒二极管包括：n-型外延层，布置在n+型碳化硅基板的第一表面上；第一p+区，布置在n-型外延层上；n型外延层，布置在n-型外延层和第一p+区上；第二p+区，布置在n型外延层上，并且与第一p+区相接触；肖特基电极，布置在n型外延层和第二p+区上；以及欧姆电极，布置在n+碳化硅基板的第二表面上，其中第一p+区具有栅格形状，其包括多个垂直部以及将各个垂直部的两端彼此连接的水平部，垂直部包括多个具有类六边形的第一部、多个连接各个第一部的第二部、以及多个连接第一部和水平部的第三部，并且第二部和第三部被定形为类杆状。
【IPC分类】H01L21-329, H01L29-872, H01L29-06
【公开号】CN104752522
【申请号】CN201410484433
【发明人】千大焕, 洪坰国, 李钟锡, 朴正熙, 郑永均
【申请人】现代自动车株式会社
【公开日】2015年7月1日
【申请日】2014年9月19日
【公告号】DE102014218009A1, US20150187962