TiN复合硬掩膜、用于形成互连层结构的硬掩及互连层的制作方法
【技术领域】
[0001] 本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种TiN复合硬掩膜、 用于形成互连层结构的掩膜及互连层的制作方法。
【背景技术】
[0002] 在半导体器件的制作过程中，通常会在半导体基材上形成图形化的硬掩膜，然后 沿硬掩膜的图形刻蚀半导体基材形成所需的半导体功能区，例如沟槽或通孔等，最后去除 硬掩膜。目前，最常用的硬掩膜材料为TiN。TiN因具有结构致密、硬度高等优点，使得在刻 蚀过程中刻蚀离子不会穿过TiN，进而能够有效地对半导体器件进行保护，避免半导体器件 受到损坏。
[0003]目前，去除TiN硬掩膜的工艺主要采用化学机械抛光。所谓化学机械抛光是在机 械抛光的基础上，在所要抛光的表面加入化学添加剂以达到增强抛光的效果。在对TiN硬 掩膜进行化学机械抛光工艺处理时，由于TiN硬度较高，使其加工性能较差，容易在抛光面 上产生空隙。与此同时，在对TiN硬掩膜进行化学机械抛光工艺处理时，所产生的TiN碎屑 会填充在抛光面上的空隙中而无法被抛光溶液冲走，使得在形成的半导体器件上产生TiN 残留物，进而影响半导体器件的稳定性。
[0004] 在互连层的制作过程中，同样会在互连层上产生TiN残留物。互连层的制作步骤 包括：在互连介质层上形成氧化物掩膜和TiN硬掩膜作为掩膜，然后刻蚀贯穿介质层和掩 膜形成通孔，再在通孔中形成金属预备层，最后采用化学机械抛光去除介质层之上的掩膜 和金属预备层形成金属层。在对掩膜和金属预备层进行化学机械抛光的过程中，部分TiN 会残留在所形成的互连层上，如图1所示，在图1中示出了一种以TiN硬掩膜作为掩膜制作 的现有互连层的SEM照片，在图中可以明显看出在互连层的抛光面上所产生的TiN残留物 (如图1中的a所示)，这些TiN残留物的存在会影响互连层的稳定性。
【发明内容】
[0005] 本申请旨在提供一种TiN复合硬掩膜、用于形成互连层结构的掩膜及互连层的制 作方法，以解决半导体器件中易存在TiN残留物的问题。
[0006] 为了实现上述目的，本申请提供了一种TiN复合硬掩膜，该TiN复合硬掩膜包括 至少一组掩膜组件，其中掩膜组件包括：第一掩模层，靠近待刻蚀器件表面设置；第二掩模 层，设置在第一掩模层远离待刻蚀器件的一侧；第二掩模层为氮化钛层，第一掩模层的硬度 低于第二硬掩层的硬度。
[0007] 进一步地，在上述的TiN复合硬掩膜中，该TiN复合硬掩膜包括2~4组掩膜组件。
[0008] 进一步地，在上述的TiN复合硬掩膜中，各掩膜组件中第一掩模层和第二掩模层 的商度比为1 :〇. 5~2。
[0009] 进一步地，在上述的TiN复合硬掩膜中，不同组掩膜组件中，第一掩模层的材料相 同或不相同。
[0010] 进一步地，在上述的TiN复合硬掩膜中，各第一掩模层为含硅介质层。
[0011] 进一步地，在上述的TiN复合硬掩膜中，各第一掩模层选自Si02、SiOC、SiON或 SiCN。
[0012] 本申请还提供了一种用于形成互连层结构的掩膜，该掩膜包括依次设置于互连介 质层之上的氧化物掩膜和本申请提供的TiN复合硬掩膜。
[0013] 进一步地，在上述的掩膜中，氧化物掩膜选自黑钻石、SiOC和Si02中的任一种或多 种。
[0014] 进一步地，在上述的掩膜中，氧化物掩膜包括朝向远离互连介质层方向上依次设 置的黑钻石和Si02。
[0015] 进一步地，在上述的掩膜中，掩膜还包括设置在TiN复合硬掩膜远离互连介质层 一侧的保护层，优选保护层为Si02。
[0016] 本申请还提供了一种互连层的制作方法，包括在半导体基体上依次形成互连介质 层和掩膜，刻蚀贯穿掩膜和互连介质层形成通孔，在通孔内填充形成金属预备层，以及去除 位于互连介质层之上的掩膜和金属预备层形成金属层，其中形成掩模的步骤中形成本申请 提供的掩膜。
[0017] 应用本申请提供的技术方案，同时使用了氮化钛层和硬度低于氮化钛层的另一种 材料层。通过将氮化钛层设置在上方，以提高TiN复合硬掩膜的硬度，进而有利于在刻蚀过 程为半导体器件提供保护，同时通过降低TiN的层厚，减少抛光时TiN碎片的数量，进而减 少TiN残留物。同时，通过在待刻蚀器件的表面采用硬度较低的材料层，提高了TiN复合硬 掩膜的加工性能，进而在抛光时，减少了抛光TiN复合硬掩膜后所留下的抛光面上空隙的 数量和面积，进而减少了半导体器件上产生TiN残留物，提高了半导体器件的稳定性。
【附图说明】
[0018] 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示 意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0019] 图1示出了现有互连层的SEM照片；
[0020] 图2示出了本申请实施方式所提供的硬掩膜的剖面结构示意图；
[0021] 图3示出了本申请实施方式所提供的一种用于形成互连层结构的掩膜的剖面结 构示意图；以及
[0022] 图4示出了本申请实施方式所提供的另一种用于形成互连层结构的掩膜的剖面 结构示意图。
【具体实施方式】
[0023] 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相 互组合。下面将结合实施例来详细说明本申请。
[0024] 需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根 据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式 也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于"包含"和/或"包 括"时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0025] 为了便于描述，在这里可以使用空间相对术语，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为"在其他器 件或构造上方"或"在其他器件或构造之上"的器件之后将被定位为"在其他器件或构造下 方"或"在其他器件或构造之下"。因而，示例性术语"在……上方"可以包括"在……上方" 和"在……下方"两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)， 并且对这里所使用的空间相对描述作出相应解释。
[0026] 正如【背景技术】中所介绍的，在半导体器件中存在硬掩膜残留物的问题。本申请的 发明人针对上述问题进行研究，提供了一种TiN复合硬掩膜。如图2所示，该TiN复合硬掩 膜100包括至少一组掩膜组件110,掩膜组件110包括：第一掩模层111和第二掩模层112。 第一掩模层111靠近待刻蚀器件表面设置；第二掩模层112设置在第一掩模层111的远离 待刻蚀器件的一侧，第二掩模层112为氮化钛层，第一掩模层111的硬度低于第二硬掩层 112的硬度。
[0027] 在本申请所提供的这种TiN复合硬掩膜中，同时使用了氮化钛层和硬度低于氮化 钛层的另一种材料层。通过将氮化钛层设置在上方，以提高TiN复合硬掩膜的硬度，进而有 利于在刻蚀过程为半导体器件提供保护，同时通过降低TiN的层厚，进而减少抛光时，TiN 碎片的数量，进而减少TiN残留物。同时，通过在待刻蚀器件的表面采用硬度较低的材料 层，提高了TiN复合硬掩膜的