和数据存储部119设置成位于与CMOS图像传感器100的基板不同的半导体基板中的诸如数字信号处理器(DSP:digital signal processor)等外部信号处理部。
[0060]CMOS图像传感器100通过全局曝光来拍摄出不包含畸变的图像。
[0061]具体地，在像素阵列部111中，具有光电转换元件的像素以矩阵的形式被二维地布置着，所述光电转换元件生成具有与入射光的光量对应的电荷量的电荷且将所述电荷累积在内部。
[0062]而且，在像素阵列部111中，像素驱动线116对应于矩阵形式的像素的各行而被形成于该图的左右方向(行方向)上，且垂直信号线117对应于各列而被形成于该图的上下方向(列方向)上。各像素驱动线116的一端被连接至垂直驱动部112的与各行对应的输出端子。
[0063]垂直驱动部112由移位寄存器和地址解码器等等构成，且是像素驱动部，该像素驱动部同时驱动像素阵列部111中的全部像素或各行中的像素。虽然省略了这个垂直驱动部112的具体构造的描绘，但是垂直驱动部112包括由读出扫描系统、保持扫描系统和清除扫描系统组成的三扫描系统。
[0064]为了传输和保持光电转换元件中所累积的电荷，所述保持扫描系统从与全部行的像素驱动线116连接的各输出端子同时输出传输脉冲。所述读出扫描系统依次选择各行以便依次读取各行的与所保持的电荷对应的像素信号，且从与所选择行的像素驱动线116连接的输出端子输出选择脉冲。
[0065]为了从光电转换元件中清除(复位)不必要的电荷，在比所述保持扫描系统的扫描提前快门速度时间的时刻，所述清除扫描系统从与全部行的像素驱动线116连接的各输出端子同时输出控制脉冲。利用所述清除扫描系统的扫描，同时在全部像素中执行了所谓的电子快门操作。这里，电子快门操作指的是丢弃光电转换元件中的电荷且重新开始曝光(开始电荷的累积)的操作。
[0066]利用上述的驱动，由所述读出扫描系统读取的全部像素的像素信号对应于在从电子快门操作到所述保持扫描系统的扫描之间的快门速度时间内所累积的电荷。即，全部像素中的电荷的累积时期(曝光时期)是相同的。
[0067]从被垂直驱动部112的所述读出扫描系统选择的行中的各像素输出的像素信号经由各垂直信号线117而被提供给列处理部113。
[0068]列处理部113包括对应于像素阵列部111中的各列的信号处理电路。列处理部113中的各信号处理电路对从所选择行中的各像素经由垂直信号线117而输出的像素信号执行下列处理:诸如相关双采样(⑶s correlated double sampling)处理等去噪处理；以及诸如A/D转换处理等信号处理。利用CDS处理，消除了诸如复位噪声和放大晶体管的阈值差异等像素所固有的固定模式噪声。列处理部113暂时地保持经过该信号处理之后的像素信号。
[0069]水平驱动部114由移位寄存器和地址解码器等等构成，且依次选择列处理部113中的信号处理电路。利用水平驱动部114的选择扫描，把在列处理部113的各信号处理电路中经过处理后的像素信号依次地输出至信号处理部118。
[0070]系统控制部115由用来生成各种类型的时序信号的时序发生器等构成，且基于由该时序发生器生成的各种类型的时序信号来控制垂直驱动部112、列处理部113和水平驱动部114。
[0071]信号处理部118至少包括加法处理功能。信号处理部118对从列处理部113输出的像素信号执行诸如加法处理等各种信号处理。在这种情况下，信号处理部118在必要时将该信号处理的中间结果等存储到数据存储部119中，且在需要时参照该中间结果等。信号处理部118输出经过该信号处理之后的像素信号。
[0072]像素的第一示例性构造
[0073]图2是图示了以矩阵的形式被布置于图1的像素阵列部111中的像素的第一示例性构造的平面图。而且，图3到图7分别是图2中的像素的A-A’截面图、B-B’截面图、C-C’截面图、D-D’截面图和E-E’截面图。
[0074]如图2所示，像素120包括光电二极管(PD)121、第一传输门(TRX)122、存储部(MEM) 123、第二传输门(TRG) 124和浮动扩散区域(FD) 125。
[0075]而且，像素120还包括复位晶体管(RST) 126、放大晶体管(AMP) 127和选择晶体管(SEL) 128，且FD线125A将浮动扩散区域125和放大晶体管127彼此连接起来。此外，像素120还包括第三传输门(OFG) 129和电荷排出区域(OFD) 130。
[0076]如图3等附图所示，光电二极管121具有空穴累积二极管(HAD:holeaccumulat1n d1de)结构，且被形成于娃基板151内，该娃基板151也作为其中布置有像素阵列部111的半导体基板。具体地，光电二极管121被形成为这样:在形成于硅基板151内的P型阱层152中，P型层153被埋入硅基板151的前表面处，且N型层154被埋入得覆盖P型层153的一个侧表面。
[0077]需要注意的是，这里，硅基板151的设置有P型层153的那个表面被称为硅基板151的前表面，且与前表面相背的表面被称为后表面。而且，在垂直于前表面及后表面的方向上的表面被称为侧表面。而且，在适当的时候，硅基板151的前表面侧被称为上侧，且后表面侧被称为下侧。
[0078]光电二极管121生成电荷且将电荷累积在内部，所述电荷的电荷量对应于从硅基板151的前表面侧入射的光的光量。
[0079]如图3等附图所示，存储部123是这样的N型层:它以把P型层155夹在存储部123与光电二极管121之间的方式、沿垂直于硅基板151的方向而被布置着。具体地，存储部123和P型层155按照P型层155和存储部123这个先后顺序被堆叠于其中埋入有N型层154的硅基板151上。
[0080]如上所述，存储部123和光电二极管121沿垂直于硅基板151的方向而被布置着，且因此，光电二极管121能够被设定成与当不存在存储部123时的尺寸相同的尺寸。此外，存储部123的尺寸被设定成足够的尺寸。
[0081]与此相反，当存储部和光电二极管沿平行于硅基板的方向而被布置时，需要将光电二极管的尺寸制作得小一个存储部的尺寸。结果，光电二极管的饱和电荷量减少。而且，很难将存储部的尺寸设定成足够的尺寸，且存储部所能够保持的电荷量减少。
[0082]而且，光电二极管121的N型层154在存储部123的下方延伸，因而，即使当光倾斜地入射至像素120中时，也能够防止不必要的电荷进入存储部123中。
[0083]与此相反，如果存储部和光电二极管沿平行于硅基板的方向而被布置着且光倾斜地入射至像素中，那么在存储部下方的比较深的区域中通过光电转换而生成的电荷的一部分可能会进入存储部。该电荷作为噪声以与从光电二极管传输过来的电荷相同的方式而从存储部被读取。
[0084]P型层155是用来使光电二极管121与存储部123电气隔离的壁皇。当向第一传输门122施加传输脉冲(用于使光电二极管121与存储部123之间导通的足够的电压)时，P型层155的侧表面用作将光电二极管121中所累积的电荷向存储部123传输的传输路径。而且，存储部123是用来保持从光电二极管121经由P型层155传输过来的电荷的电荷保持区域。
[0085]如图3等附图所示，第一传输门122被形成得以栅极绝缘膜158作为中介层的方式覆盖着堆叠起来的存储部123和P型层155的侧表面和前表面。当从垂直驱动部112经由像素驱动线116向第一传输门122施加了传输脉冲时，P型层155变为导通状态，且光电二极管121中所累积的电荷被传输到存储部123。
[0086]需要注意的是，如图3等附图所示，第一传输门122的前表面和侧表面被由钨或类似物制成的遮光膜156覆盖。
[0087]如图3等附图所示，浮动扩散区域125是在与存储部123的高度相同的高度处被堆叠在P型层155上的N型层。S卩，存储部123和浮动扩散区域125沿平行于硅基板151的方向而被布置着。
[0088]在浮动扩散区域125与存储部123之间，形成有P型层157，P型层157是用来使浮动扩散区域125和存储部123电气隔离的壁皇。当向第二传输门124施加传输脉冲时，P型层157的侧表面用作将存储部123中所累积的电荷向浮动扩散区域125传输的传输路径。而且，浮动扩散区域125是将从存储部123经由P型层157传输过来的电荷转换成电压的电荷电压转换部。
[0089]如图3和图7等附图所示，第二传输门124被形成得以栅极绝缘膜158作为中介层的方式覆盖着浮动扩散区域125及P型层157的前表面和侧表面。当从垂直驱动部112经由像素驱动线116向第二传输门124施加传输脉冲时，P型层157变为导通状态，且存储部123中所保持的电荷被传输至浮动扩散区域125。需要注意的是，如图3等附图所示，第二传输门124的前表面和侧表面被遮光膜156覆盖。
[0090]在像素120中，存储部123和P型层155被设置于硅基板151上，因此，如上所述，存储部123及P型层155的前表面和侧表面被遮光膜156覆盖。因而，能够防止入射至像素120的光进入存储部123中。
[0091]如图6所示，复位晶体管126、放大晶体管127和选择晶体管128是N沟道的MOS晶体管。S卩，复位晶体管126由浮动扩散区域125的一部分、N型层172的一部分、夹在浮动扩散区域125与N型层172之间的P型层171、以及以栅极绝缘膜158作为中介层而覆盖着P型层171的栅极173构成。
[0092]而且，放大晶体管127由N型层172的一部分、N型层175的一部分、夹在N型层172与N型层175之间的P型层174、以及以栅极绝缘膜158作为中介层而覆盖着P型层174的栅极176构成。选择晶体管128由N型层175的一部分、N型层178的一部分、夹在N型层175与N型层178之间的P型层177、以及以栅极绝缘膜158作为中介层而覆盖着P型层177的栅极179构成。
[0093]复位晶体管126、放大晶体管127和选择晶体管128被堆叠于P型层155上。电源VDB被连接至N型层172，且图1中的垂直信号线117被连接至N型层178。而且，栅极173和栅极179经由图1中的像素驱动线116而被连接至垂直驱动部112，且栅极176经由FD线125A而被连接至浮动扩散区域125。
[0094]当经由像素驱动线116向栅极173施加复位脉冲RST时，复位晶体管126使浮动扩散区域125复位。放大晶体管127放大被连接至栅极176的浮动扩散区域125的电压。
[0095]当经由像素驱动线116向栅极179施加选择脉冲SEL时，选择晶体管128经由垂直信号线117把被放大晶体管127放大后的电压的信号作为像素信号提供给列处理部113。
[0096]而且，如图6等附图所示，第三传输门129以栅极绝缘膜158作为中介层而被形成于硅基板151上，不与光电二极管121重叠但是与光电二极管121邻接。而且，电荷排出区域130是被埋入硅基板151中且与第三传输门129邻接的N型层(N+)。
[0097]当在开始曝光时利用垂直驱动部112经由像素驱动线116施加了控制脉冲OFG的时候，第三传输门129将光电二极管121中所累积的电荷传输给电荷排出区域130。电荷排出区域130排出从光电二极管121通过第三传输门129传输过来的电荷。
[0098]在如上所述而被构造出来的像素120中，光电二极管121生成具有与从硅基板