本发明实施例1中于栅极电介质层上制作栅电极的示意图；
[0065]图11:本发明实施例1中于栅电极上制作绝缘层的示意图；
[0066]图12:本发明实施例1中于碳化硅衬底上形成第一接触的示意图；
[0067]图13:本发明实施例1中于碳化硅衬底上形成第二接触的示意图；
[0068]图14:本发明实施例2中的碳化娃外延衬底不意图；
[0069]图15:本发明实施例2中于碳化硅衬底上制作P型阱区的示意图；
[0070]图16:本发明实施例2中于碳化硅衬底上制作η+源极区的示意图；
[0071]图17:本发明实施例2中于η+源极区中制作沟槽的示意图；
[0072]图18:本发明实施例2中于沟槽内表面和外延层表面制作初始栅极的示意图；
[0073]图19:本发明实施例2中氧化初始栅极形成栅极电介质层的示意图；
[0074]图20:本发明实施例2中刻蚀栅极电介质层的示意图；
[0075]图21:本发明实施例2中于栅极电介质层上制作栅电极的示意图；
[0076]图22:本发明实施例2中于栅电极上制作绝缘层的示意图；
[0077]图23:本发明实施例2中于碳化硅衬底上形成第一接触的示意图；
[0078]图24:本发明实施例2中于碳化硅衬底上形成第二接触的示意图；
[0079]图25:本发明实施例3中的碳化硅外延衬底示意图；
[0080]图26:本发明实施例3中于碳化硅衬底上制作P型阱区的示意图；
[0081]图27:本发明实施例3中于碳化硅衬底上制作η+源极区的示意图；
[0082]图28:本发明实施例3中于η+源极区中制作沟槽的示意图；
[0083]图29:本发明实施例3中于沟槽内表面制作外延沟道层的示意图；
[0084]图30:本发明实施例3中于外延沟道层表面制作初始栅极的示意图；
[0085]图31:本发明实施例3中氧化初始栅极形成栅极电介质层的示意图；
[0086]图32:本发明实施例3中于栅极电介质层上制作栅电极的示意图；
[0087]图33:本发明实施例3中于栅电极上制作绝缘层的示意图；
[0088]图34:本发明实施例3中于碳化硅衬底上形成第一接触的示意图；
[0089]图35:本发明实施例3中于碳化硅衬底上形成第二接触的示意图。
【具体实施方式】
[0090]下面结合附图和【具体实施方式】对本发明作进一步详细描述，以下实施例仅用于说明本发明，但不限制本发明的范围。
[0091]如图1所示，本发明所述的沟槽型碳化硅MOSFET功率器件的制造方法包括如下步骤:1)于第一导电类型的碳化硅衬底上生长外延层制备外延衬底，所述外延层与衬底具有相同的导电类型；2)于所述外延衬底上制造第二导电类型的碳化硅阱区，所述碳化硅阱区包含碳化硅导电沟道区，提供电流通路；3)于所述碳化硅阱区表面形成第一杂质区域；4)于所述第一杂质区域中间制作沟槽，所述沟槽穿过所述第一杂质区域和所述碳化硅阱区延伸至所述外延层中；5)于所述沟槽内表面形成绝缘或导电的初始栅极；6)氧化所述初始栅极形成栅极电介质层；7)于所述栅极电介质层上制作栅电极以形成半导体元器件；8)于所述碳化硅阱区和第一杂质区域表面上形成第一接触；9)于所述碳化硅衬底的背面形成第二接触。
[0092]实施例1中，在上述步骤4制作沟槽后还包括步骤:于所述沟槽底部进行离子注入，形成第二杂质区；
[0093]在上述步骤5)初始栅极的形成前，将碳化硅衬底氧化在所述沟槽内表面形成栅介质缓冲层。
[0094]实施例2中，上述步骤5)和步骤6)初始栅极和栅极电介质层的制备通过以下方式来实现:于所述沟槽内表面、所述第一杂质区域表面和所述碳化硅阱区表面上形成初始栅极；氧化所述初始栅极形成栅极电介质层；刻蚀所述栅极电介质层:去除所述第一杂质区域表面和所述碳化硅阱区表面上的栅极电介质层，并减小所述沟槽侧壁上栅极电介质层的厚度。
[0095]实施例3中，在上述步骤5)所述初始栅极的形成前，于所述沟槽内表面上形成第一导电类型的沟道层，再于所述沟道层上形成初始栅极。
[0096]实施例1
[0097]I)如图2所示，于具有第一导电类型碳化硅衬底101上表面外延形成漂移层102，外延层102具有与衬底101相同的导电类型。外延层102具有I X 114Cm 3?I X 10 16cm 3的杂质浓度和10 μπι?200 μπι的厚度，根据所制造器件的电压等级不同进行选取。
[0098]碳化硅衬底101为4H-SiC、6H-SiC、3C-SiC或15R_SiC晶型的碳化硅，具有I X 118Cm 3?I X 10 19Cm 3的杂质浓度。衬底101的主表面是具有例如(11-20)晶面取向的面A。衬底101可以是η型或ρ型的，此处以制作N沟道MOSFET所需的η型衬底为例进行描述，如需制作P沟道M0SFET，只需将描述中导电类型的η型和ρ型互换。碳化硅衬底101可以是标准厚度400?1000微米，也可以是经过减薄的厚度10?400微米。
[0099]2)如图3所示，在碳化硅外延层102上形成第二导电类型的碳化硅阱区111，此碳化硅阱区包含碳化硅导电沟道区，提供电流通路。碳化硅阱区111采用外延或离子注入的方法制作。所述离子注入的制造方法包括:在外延层102上形成掩膜材料，利用光刻将掩膜材料图形化，去除形成阱区111部分的掩膜材料，然后从掩膜上将P型杂质(例如B或Al)离子注入到η型外延层102的上表面部分。去除掩膜后，于1500?2200°C下进行活化退火工艺，退火时间为3?30分钟，从而形成ρ型阱区111。阱区111具有5X 115Cm 3?5X 119Cm 3的杂质浓度和0.3?3 μπι的深度。阱区111是非均匀掺杂，杂质浓度随深度增加先增加后减小，在表面附近较低，在0.3?2.8 μπι处最高，然后再逐渐降低。
[0100]3)如图4所示，在阱区111的上表面形成η+型源极区121，在衬底101背面形成η++型接触区域103。η+型源极区121的深度小于碳化硅阱区111，η+型源极区121的底部与碳化硅阱区111底部之间的部分即沟道区域。η+型源极区121的制造方法与阱区111的制造方法类似，包括利用光刻形成图形化的掩膜材料、离子注入和活化退火工艺。η+型源极区121具有I X 119Cm 3?5 X 102°cm3的杂质浓度和0.1 μ m?0.4 μ m的厚度。η++型接触区域103采用离子注入和活化退火工艺制造，将η型杂质(例如N或P)离子注入到衬底101的背面，然后于1200?2000°C下进行活化退火工艺或采用激光活化退火工艺，退火时间为3?30分钟，从而形成η++型接触区域103。接触区域103具有5 X 119Cm 3?5 X 10 20cm 3的杂质浓度和0.1?0.3 μπι的深度。
[0101]4)如图5所示，在η+源极区121中间制作沟槽131。沟槽131穿过η+源极区121和碳化硅阱区111，延伸至外延层102中。沟槽131的底部呈圆弧形，侧壁可以是垂直的，也可以具有70°至89°的倾斜角度。沟槽131的深度为0.2?5微米。沟槽131的制作方法包括:在碳化硅衬底表面形成掩膜材料，利用光刻将掩膜材料图形化，去除形成沟槽131部分的掩膜材料，然后刻蚀碳化硅达到所需的深度，去除掩膜材料后，对沟槽131侧壁进行平整化处理，减小刻蚀损伤。所述碳化硅刻蚀方法包括反应离子刻蚀(reactive 1netching，RIE)、电感親合等离子(inductive coupled plasma, ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳C4F8、三氟甲烷CHF3和三氟化氮NF 3等，但并不限于上述几种材料。
[0102]5)如图6所示，在沟槽131底部进行离子注入，形成掺杂区132。掺杂区132具有5X 119Cm 3?5X 10 21cm 3的杂质浓度和0.1?0.3 μπι的深度。掺杂区132具有足够大的注入剂量，将沟槽131底部区域的碳化硅表面转化为非晶态。
[0103]6)如图7所示，在沟槽131的内表面上形成栅介质缓冲层141。栅介质缓冲层141主要是氧化硅材料，可以含有N、P、B、Al、C等杂质元素，厚度为I?lOOnm，采用将碳化硅氧化的方法制作，氧化温度600?1500°C，使用的气体包括氧气O2、氢气H2、水蒸气H20、氮气N2、氯化氢HCl、三氯硅烷SiHCl3、一氧化氮NO、笑气N20、氨气NH3和氩气Ar，以及上述气体的混合气体，但并不限于上述几种气体。由于沟槽131底部区域的碳化硅表面为非晶态，具有更高的氧化速率，因此沟槽131底部的栅介质缓冲层厚度大于沟槽131侧壁上的栅介质缓冲层厚度。
[0104]7)如图8所示，在栅介质缓冲层141的表面上形成初始栅极142。初始栅极142是绝缘的或导电的，厚度为10?200nm或更小，是掺杂或非掺杂的多晶硅、非晶硅或无定型硅等材料，掺杂元素为0、N、P、B或Al，初始栅极142的杂质掺杂是非均匀的，在表面附近具有更高的浓度，在与栅介质层141的界面处具有更低的浓度。初始栅极142采用原子层沉积(atomic layer deposit1n, ALD)、低压化学气相沉积(low pressure chemicalvapor deposit1n，LPCVD)、等离子增强化学气相沉积(plasma enhanced chemical vapordeposit1n，PECVD)或派射的方式制作，但并不限于上述材料和制作方法。初始栅极142的图形化采用光刻和腐蚀或刻蚀的方法制造。所述光刻步骤包括使用光刻胶等材料，采用紫外光、激光或电子束等方式，在需保留的初始栅极142上制作出所需要的光刻胶图形，暴露出需去除的区域。所述刻蚀方法包括反应离子刻蚀(reactive 1n etching，RIE)、电感親合等离子(inductive coupled plasma, ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、八氟环丁烷C4F8或三氟化氮NF3，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸Β0Ε、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3C00H、双氧水H2O2、氢氧化钾KOH或四甲基氢氧化钱TMAH,配制不同浓度的腐蚀液。
[0105]8)如图9所示，氧化初始栅极142形成所需厚度的栅极电介质层143。栅极电介质层143是绝缘的，主要是氧化娃材料，可以含有N、P、B、Al、C等杂质兀素，厚度为20?400nm或更小。初始栅电极142的氧化在高温下进行，氧化温度为600?1500°C，使用的气体包括氧气O2、氢气H2、水蒸气H20、氮气N2、氯化氢HCl、三氯硅烷SiHCl3、一氧化氮NO、笑气N20、氨气NH3或氩气Ar，以及上述气体的混合气体，但并不限于上述几种气体。
[0106]9)如图10所示，在沟槽131中填充导电的栅电极151以便形成半导体元器件。在栅极电介质层143和栅电极151之间可以插入隔离层(图中未示出)，防止后续工艺对栅极电介质层143造成影响。栅电极151由多晶硅、Al、T1、N1、W或Pt等材料制成，掺杂了 η型或P型杂质以增强导电性。采用光刻和腐蚀或刻蚀的方法制作，与步骤7)中所述方法类似，此处不再重复说明。
[0107]10)如图11所示，在碳化娃衬底10