一种碳化硅vdmos器件及其制作方法
【技术领域】
[0001]本发明属于功率半导体技术，具体的说是涉及垂直双扩散金属氧化物半导体场效应晶体管(VDM0SFET)器件结构，尤其是一种高可靠性碳化硅VDMOS器件及其制作方法。
【背景技术】
[0002]碳化硅VDM0SFET器件是以宽禁带半导体材料碳化硅制造的新一代功率器件。碳化硅的大禁带宽度、高临界击穿电场、高热导率和高电子饱和漂移速度使其在大功率、高温、高频的电力电子领域有非常广阔的应用前景。
[0003]碳化硅是唯一可以直接被热氧化的化合物半导体，所以可以成为制作金属-氧化物-半导体结构的合适材料。然而，碳化硅热生长的SityM量却不如硅，SiC/S1j^界面电荷比Si/Si02大约高两个数量级，而且由于SiC/Si02界面存在大量陷阱，从而导致SiCVDMOS器件低沟道迀移率和严重的栅介质可靠性问题。
[0004]与此同时，由于SiC相比于S12具有更高的介电常数，根据电位移矢量的连续性，栅介质二氧化硅中的电场是碳化硅中的2.5倍左右。对于碳化硅VDMOS器件，在器件临界击穿时，栅氧化层中的电场强度将很容易达到影响栅氧可靠性的最低电场，从而引起半导体材料和栅金属向栅介质注入电子，产生Fowler-Nordheim(FN)隧穿电流，导致介质时变击穿(time-dependent dielectric-breakdown，TDDB)，使碳化娃 VDMOS 器件面临非常严重的栅介质可靠性问题。
【发明内容】
[0005]本发明所要解决的，就是针对上述问题，提出一种高可靠性碳化硅VDMOS器件及其制作方法。
[0006]为实现上述目的，本发明采用如下技术方案:
[0007]一种碳化硅VDMOS器件，如图2所示，包括自下而上依次设置的金属漏电极12、N+衬底11和N_外延层10 ;所述N_外延层10上层一端具有第一 Pbase区7，其上层另一端具有第二 Pbase区71 ;所述第一 Pbase区7中具有相互独立的第一 N+源区6和第一 P +接触区5 ;所述第二 Pbase区71中具有相互独立的第二 N+源区61和第二 P +接触区51 ;所述第一N+源区6和第一 P +接触区5上表面具有第一金属源电极3 ;所述第二 N+源区61和第二P+接触区51上表面具有第二金属源电极31 ;所述第一金属源电极3和第二金属源电极31之间具有栅极结构；所述栅极结构由栅氧化层4、位于栅氧化层4上表面的多晶硅栅2和位于多晶硅栅2上表面的栅电极I构成；所述N_外延层10中具有埋介质槽8，所述埋介质槽8位于第一 Pbase区7和第二 Pbase区71之间的N_外延层10下表面，所述埋介质槽8下表面与N_外延层10之间具有P+层9 ;其中第一 Pbase区7和第二 Pbase区71、第一 N+源区6和第二 N+源区61、第一 P +接触区5和第二 P +接触区51、第一金属源电极3和第二金属源电极31均对称设置在第二 f外延层8中线两侧。
[0008]进一步的，所述埋介质槽8中填充的介质材料为Si02。
[0009]一种碳化硅VDMOS器件的制造方法，其特征在于，包括以下步骤:
[0010]第一步:采用外延工艺，在碳化硅N+衬底11上表面生成N _外延层10 ；
[0011]第二步:采用离子注入工艺，在N_外延层10上层一端注入P型半导体杂质形成第一Pbase区7，在其上层另一端注入P型半导体杂质形成第二 Pbase区71 ；
[0012]第三步；采用离子注入工艺，在第一 Pbase区7上层注入P型半导体杂质形成第一P+接触区5，在第二 Pbase区71上层注入P型半导体杂质形成第二 P +接触区51 ；
[0013]第四步:采用离子注入工艺，在第一 Pbase区7上层注入N型半导体杂质形成第一N+源区6，在第二 Pbase区71上层注入N型半导体杂质形成第二 N +源区61 ;所述第一 P+接触区5和第一 N+源区6相互独立，所述第二 P +接触区51和第二 N +源区61相互独立；
[0014]第五步:采用离子注入工艺，在第一 Pbase区7和第二 Pbase区71之间的N—外延层10上层注入P型半导体杂质生成P+层9，然后采用刻蚀工艺在P +层9中刻蚀出埋介质槽8 ;
[0015]第六步:在埋介质槽8上表面以及埋介质槽8两侧的器件表面生长栅氧化层4，在栅氧化层4上表面淀积多晶硅，经刻蚀形成多晶硅栅2 ;
[0016]第七步:在第一 N+源区6和第一 P +接触区5上表面生成第一金属源电极3 ;在第二N+源区61和第二 P +接触区51上表面生成第二金属源电极31 ;在多晶硅栅2上生成栅电极I。
[0017]本发明的有益效果为，本发明在碳化硅VDMOS器件JFET区引入P+层，在P +上引入介质槽，该P+层和介质槽对栅氧电场具有一定的屏蔽作用，通过产生与栅氧电场相反方向的电场，减小了栅氧电场，从而提高栅介质的可靠性。
【附图说明】
[0018]图1是传统碳化硅VDMOS器件结构示意图；
[0019]图2是本发明提供的一种高可靠性碳化硅VDMOS器件结构示意图；
[0020]图3是在碳化硅N+衬底上形成N _碳化硅外延层示意图；
[0021]图4是在第二碳化娃Pf外延层上通过离子注入形成两个Pbase区示意图；
[0022]图5是在在两个Pbase区中分别通过离子注入形成P+接触区与两个Pbase区间形成的JFET区中的P+区示意图；
[0023]图6是在两个Pbase区中分别通过离子注入形成N+源区示意图；
[0024]图7是对JFET区中的碳化硅P+区进行部分刻蚀并形成介质槽示意图；
[0025]图8是在半导体表面生长一层栅介质二氧化硅，并淀积多晶硅，刻蚀多晶硅形成栅极形状示意图；
[0026]图9是在分别形成漏电极、栅电极和源电极示意图；
[0027]图10是本发明提供的具有埋介质槽的碳化硅VDMOS器件结构与传统碳化硅VDMOS器件结构栅氧电场分布仿真比较图。
【具体实施方式】
[0028]下面结合附图，详细描述本发明的技术方案:
[0029]本发明的一种碳化硅VDMOS器件，如图2所示，包括自下而上依次设置的金属漏电极12、N+衬底11和『外延层10 ;所述『外延层10上层一端具有第一 Pbase区7，其上层另一端具有第二 Pbase区71 ;所述第一 Pbase区7中具有相互独立的第一 N+源区6和第一P+接触区5 ;所述第二 Pbase区71中具有相互独立的第二 N +源区61和第二 P +接触区51 ;所述第一 N+源区6和第一 P +