接触区5上表面具有第一金属源电极3 ;所述第二 N +源区61和第二 P+接触区51上表面具有第二金属源电极31 ;所述第一金属源电极3和第二金属源电极31之间具有栅极结构；所述栅极结构由栅氧化层4、位于栅氧化层4上表面的多晶硅栅2和位于多晶硅栅2上表面的栅电极I构成；所述N_外延层10中具有埋介质槽8，所述埋介质槽8位于第一 Pbase区7和第二 Pbase区71之间的N_外延层10下表面，所述埋介质槽8下表面与N_外延层10之间具有P +层9。
[0030]进一步的，所述埋介质槽8中填充的介质材料为Si02。
[0031]一种碳化硅VDMOS器件的制造方法，其特征在于，包括以下步骤:
[0032]第一步:采用外延工艺，在碳化硅N+衬底11上表面生成N _外延层10 ；
[0033]第二步:采用离子注入工艺，在N_外延层10上层一端注入P型半导体杂质形成第一Pbase区7，在其上层另一端注入P型半导体杂质形成第二 Pbase区71 ；
[0034]第三步；采用离子注入工艺，在第一 Pbase区7上层注入P型半导体杂质形成第一P+接触区5，在第二 Pbase区71上层注入P型半导体杂质形成第二 P +接触区51 ；
[0035]第四步:采用离子注入工艺，在第一 Pbase区7上层注入N型半导体杂质形成第一N+源区6，在第二 Pbase区71上层注入N型半导体杂质形成第二 N +源区61 ;所述第一 P+接触区5和第一 N+源区6相互独立，所述第二 P +接触区51和第二 N +源区61相互独立；
[0036]第五步:采用离子注入工艺，在第一 Pbase区7和第二 Pbase区71之间的N_外延层10上层注入P型半导体杂质生成P+层9，然后采用刻蚀工艺在P +层9中刻蚀出埋介质槽8 ;
[0037]第六步:在埋介质槽8上表面以及埋介质槽8两侧的器件表面生长栅氧化层4，在栅氧化层4上表面淀积多晶硅，经刻蚀形成多晶硅栅2 ;
[0038]第七步:在第一 N+源区6和第一 P +接触区5上表面生成第一金属源电极3 ;在第二N+源区61和第二 P +接触区51上表面生成第二金属源电极31 ;在多晶硅栅2上生成栅电极I。
[0039]本发明通过在碳化硅VDMOS器件JFET区引入一 P+层，在P +上引入一介质槽，该P+层和介质槽对栅氧电场具有一定的屏蔽作用，通过产生与栅氧电场相反方向的电场，图10是本发明提供的具有埋介质槽的碳化硅VDMOS器件结构与传统碳化硅VDMOS器件结构栅氧电场分布仿真比较图，横坐标为距JFET中心的距离，纵坐标为栅氧电场大小，仿真结果表明，采用具有埋介质槽的碳化硅VDMOS器件结构，可将栅氧中电场从2.7MV/cm降低到l.lMV/cm，实现了 1.6MV/cm的栅氧电场，降低了 60%。
【主权项】
1.一种碳化硅VDMOS器件，包括自下而上依次设置的金属漏电极(12)、N+衬底(11)和N_外延层(10);所述N _外延层(10)上层一端具有第一 Pbase区(7)，其上层另一端具有第二 Pbase区(71);所述第一 Pbase区(7)中具有相互独立的第一 N+源区(6)和第一 P +接触区(5);所述第二 Pbase区(71)中具有相互独立的第二 N+源区(61)和第二 P+接触区(51);所述第一 N+源区(6)和第一 P+接触区(5)上表面具有第一金属源电极(3);所述第二 N+源区(61)和第二 P+接触区(51)上表面具有第二金属源电极(31);所述第一金属源电极(3)和第二金属源电极(31)之间具有栅极结构；所述栅极结构由栅氧化层(4)、位于栅氧化层(4)上表面的多晶硅栅(2)和位于多晶硅栅(2)上表面的栅电极(I)构成；所述『外延层(10)中具有埋介质槽(8)，所述埋介质槽⑶位于第一 Pbase区(7)和第二 Pbase区(71)之间的N_外延层(10)下表面，所述埋介质槽⑶下表面与N_外延层(10)之间具有P.层O) ο2.根据权利要求1所述的一种碳化硅VDMOS器件，其特征在于，所述埋介质槽⑶中填充的介质材料为Si02。3.一种碳化硅VDMOS器件的制作方法，其特征在于，包括以下步骤: 第一步:采用外延工艺，在碳化硅N+衬底(11)上表面生成N_外延层(10); 第二步:采用离子注入工艺，在N—外延层(10)上层一端注入P型半导体杂质形成第一Pbase区(7)，在其上层另一端注入P型半导体杂质形成第二 Pbase区(71)； 第三步；采用离子注入工艺，在第一 Pbase区(7)上层注入P型半导体杂质形成第一 P+接触区(5)，在第二 Pbase区(71)上层注入P型半导体杂质形成第二 P+接触区(51); 第四步:采用离子注入工艺，在第一 Pbase区(7)上层注入N型半导体杂质形成第一 N+源区(6)，在第二 Pbase区(71)上层注入N型半导体杂质形成第二 N+源区(61);所述第一P+接触区(5)和第一 N+源区(6)相互独立，所述第二 P+接触区(51)和第二 N+源区(61)相互独立； 第五步:采用离子注入工艺，在第一 Pbase区(7)和第二 Pbase区(71)之间的N_外延层(10)上层注入P型半导体杂质生成P+层(9)，然后采用刻蚀工艺在P+层(9)中刻蚀出埋介质槽⑶； 第六步:在埋介质槽(8)上表面以及埋介质槽(8)两侧的器件表面生长栅氧化层(4)，在栅氧化层(4)上表面淀积多晶硅，经刻蚀形成多晶硅栅(2); 第七步:在第一 N+源区(6)和第一 P+接触区(5)上表面生成第一金属源电极(3);在第二 N+源区(61)和第二 P+接触区(51)上表面生成第二金属源电极(31);在多晶硅栅(2)上生成栅电极(I)。
【专利摘要】本发明属于半导体技术，具体的说是涉及一种碳化硅VDMOS器件及其制作方法。本发明所述碳化硅VDMOS器件包括：碳化硅N型重掺杂衬底，碳化硅N型重掺杂衬底上方的碳化硅N-外延层，位于碳化硅N-外延层上部的Pbase区，位于两Pbase区之间形成JFET区中的P+层，位于P+层上侧、JFET区表面的介质槽，位于Pbase区中碳化硅P+接触区和N+源区形成的源极，多晶硅栅极，多晶硅与半导体之间的二氧化硅介质。本发明通过在碳化硅VDMOS器件JFET区下部引入埋介质槽，优化了碳化硅VDMOS器件栅氧电场，提高了器件的可靠性。
【IPC分类】H01L21/336, H01L29/78
【公开号】CN104952929
【申请号】CN201510388822
【发明人】邓小川, 萧寒, 唐亚超, 李妍月, 梁坤元, 甘志, 张波
【申请人】电子科技大学
【公开日】2015年9月30日
【申请日】2015年7月2日