1、栅极电介质层243、η+源极区221、碳化硅阱区211和外延层202完全覆盖，将栅电极251与外延层202及η+源极区221、碳化硅阱区211之间形成电学隔离。形成绝缘层261后，进行回流工艺，以将边缘部分圆角化，并提高绝缘层261的质量。绝缘层261具有0.5?10 μπι的厚度，可以是氧化硅、氮化硅、磷硅玻璃PSG、硼硅玻璃BSG、硼磷硅玻璃BPSG、多晶娃或含氧多晶娃等材料或其复合结构，可以采用原子层沉积(atomic layer deposit1n，ALD)、低压化学气相沉积(low pressure chemical vapor deposit1n, LPCVD)、等离子增强化学气相沉积(plasma enhanced chemical vapor deposit1n, PECVD)或派射等方式制作，但并不限于上述材料和制作方法。绝缘层261的回流工艺，于500?1100°C下进行，使用的气体包括氧气O2、氢气H2、水蒸气H20、氮气N2、氯化氢HCl、三氯硅烷SiHCl3、一氧化氮NO、笑气N20、氨气NH3或氩气Ar，以及上述气体的混合气体，但并不限于上述几种气体。回流工艺的同时也将栅电极251的边缘部分圆角化和氧化。
[0123]10)如图23所示，在绝缘层261上形成接触孔271，在η+源极区221暴露出的区域上表面形成接触222，在碳化硅阱区211暴露出的区域上表面形成接触212。在绝缘层261上形成接触孔271采用光刻、腐蚀和/或刻蚀的方法，接触孔271可以是圆形、方形、长条形、六边形、八边形等形状。采用先腐蚀再刻蚀或先刻蚀再腐蚀的方法，接触孔271的侧壁会形成包括湿法腐蚀和干法刻蚀两级区域，通过调整腐蚀和刻蚀工艺参数和深度，可以获得不同侧壁倾角的接触孔，适用于小型元器件，并在侧壁边缘处形成钝角，便于后续金属电极的制造。所述光刻步骤包括使用光刻胶或聚酰亚胺等材料，采用紫外光、激光或电子束等方式，在需保留的绝缘层261区域制作出所需要的掩膜图形，暴露出接触孔的区域。所述刻蚀方法包括反应离子刻蚀(reactive 1n etching，RIE)、电感親合等离子(inductivecoupled plasma, I CP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、八氟环丁烷C4F8或三氟化氮NF3，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸Β0Ε、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3COOH或双氧水H2O2,配制不同浓度的腐蚀液。
[0124]在接触孔271中填充接触金属并退火，形成接触部分212和222。接触部分212和222分别与碳化硅阱区211和η+源极区221形成电学耦合。所使用的金属层厚度为0.01?5 μπι，金属是钨、铬、铂、钛、银、金、铝、镍、铜及其合金或其复合结构，采用蒸发、溅射或电镀等方式制作，但并不限于上述材料和制作方法。金属层形成后，通过退火与碳化硅阱区211和η+源极区221形成欧姆接触。退火工艺在300?1100°C下进行，使用的气体包括氢气H2、氮气N2或氩气Ar，以及上述气体的混合气体，但并不限于上述几种气体。退火后接触部分212和222分别与碳化硅阱区211和η+源极区221形成欧姆接触。
[0125]11)如图24所示，碳化硅衬底201背面形成接触204。接触204通过淀积金属后退火与衬底接触区域203形成欧姆接触。接触204的厚度为0.1?5μπι，金属是钨、铬、铂、钛、银、金、铝、镍、铜及其合金或其复合结构。接触204的形成方法与接触222类似，此处不再重复说明。
[0126]12)所述沟槽型碳化硅MOSFET功率器件的制造方法还包括其他工艺步骤如金属电极制作和钝化层制作(图中未示出)，划片和引线键合等步骤。在此不再赘述。
[0127]实施例3
[0128]I)如图25所示，具有第一导电类型的碳化硅衬底301，在衬底301的上表面外延形成漂移层302，外延层302具有与衬底301相同的导电类型。外延层302具有I X 114Cm 3?I X 10 16cm 3的杂质浓度和10?200 μ m的厚度，根据所制造器件的电压等级不同进行选取。
[0129]碳化硅衬底301是4H-SiC、6H-SiC、3C-SiC或15R_SiC晶型的碳化硅，具有I X 118Cm 3?I X 10 19Cm 3的杂质浓度。衬底301的主表面是具有例如(11-20)晶面取向的面A。衬底301是η型或ρ型的，此处以制作垂直型N沟道MOSFET所需的η型衬底为例进行描述，如需制作垂直型P沟道M0SFET，只需将描述中导电类型的η型和ρ型互换。碳化硅衬底301可以是标准厚度400?1000微米，也可以是经过减薄的10?400微米厚度。
[0130]2)如图26所示，在碳化硅外延层302上形成第二导电类型的碳化硅阱区311，此碳化硅阱区包含碳化硅导电沟道区，提供电流通路。碳化硅阱区311可以采用外延或离子注入的方法制作。所述离子注入的制造方法包括:在外延层302上形成掩膜材料，利用光刻将掩膜材料图形化，去除将形成阱区311部分的掩膜材料，然后从掩膜上将P型杂质(例如B或Al)离子注入到η型外延层302的上表面部分。去除掩膜后，于1500?2200°C下进行活化退火工艺，退火时间为3?30分钟，从而形成ρ型阱区311。阱区311具有5 X 115Cm 3?5X 119Cm 3的杂质浓度和0.3?3 μπι的深度。阱区311是非均匀掺杂的，掺杂浓度现增加后减小，在表面附近浓度较低，在0.3 μπι?2.8 μπι处浓度最高，然后浓度再逐渐降低。
[0131]3)如图27所示，在阱区311的上表面形成η+型源极区321，在衬底301背面形成η++型接触区域303。η+型源极区321的深度比碳化硅阱区311小，η+型源极区321的底部与碳化硅阱区311底部之间的部分即沟道区域。η+型源极区321的制造方法与阱区311的制造方法类似，包括利用光刻形成图形化的掩膜材料、离子注入和活化退火工艺。η+型源极区321具有I X 119Cm 3?5 X 10 20cm 3的杂质浓度和0.1?0.4 μ m的厚度。η++型接触区域303采用离子注入和活化退火工艺制造，将η型杂质(例如N或P)离子注入到衬底301的背面，然后在1200?2000°C下进行活化退火工艺或采用激光活化退火工艺，退火时间为3?30分钟，从而形成η++型接触区域303。接触区域303具有5X 119Cm 3?5X 10 20cm 3的杂质浓度和0.1?0.3 μπι的深度。
[0132]4)如图28所示，在η+源极区321中间制作沟槽331。沟槽331穿过η+源极区321和碳化硅阱区311，延伸至外延层302中。沟槽331的底部呈圆弧形，侧壁可以是垂直的，也可以具有70°至89°的倾斜角度。沟槽331的深度为0.2?5微米。沟槽331的制作方法包括:在碳化硅衬底表面形成掩膜材料，利用光刻将掩膜材料图形化，去除将形成沟槽331部分的掩膜材料，然后刻蚀碳化硅达到所需的深度，去除掩膜材料后，对沟槽331侧壁进行平整化处理，减小刻蚀损伤。所述碳化硅刻蚀方法包括反应离子刻蚀(reactive 1netching，RIE)、电感親合等离子(inductive coupled plasma, I CP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳C4F8、三氟甲烷CHF3或三氟化氮NF 3，但并不限于上述几种材料。
[0133]5)如图29所示，在沟槽131的内表面上外延形成η型沟道层323。η型沟道层323采用外延生长的方法制作，掺杂浓度高于η型外延层302，具有5 X 115Cm 3?5 X 10 16cm 3的杂质浓度和0.01?0.5 μπι的厚度。
[0134]6)如图30所示，在外延沟道层323表面上形成初始栅极342。初始栅极342是绝缘的或导电的，厚度为10?200nm或更小，是掺杂或非掺杂的多晶硅、非晶硅或无定型硅材料，掺杂元素为0、N、P、B或Al，初始栅极342的掺杂是非均匀的，在其表面附近具有更高的浓度，与外延沟道层323的界面处具有更低的浓度。初始栅极342可以采用原子层沉积(atomic layer deposit1n, ALD)、低压化学气相沉积(low pressure chemicalvapor deposit1n，LPCVD)、等离子增强化学气相沉积(plasma enhanced chemical vapordeposit1n，PECVD)或派射方式制作，但并不限于上述材料和制作方法。初始栅极342的图形化采用光刻和腐蚀或刻蚀的方法制造。所述光刻步骤包括使用光刻胶等材料，采用紫外光、激光或电子束等方式，在需保留的初始栅极342上制作出所需要的光刻胶图形，暴露出需去除的区域。所述刻蚀方法包括反应离子刻蚀(reactive 1n etching，RIE)、电感親合等离子(inductive coupled plasma, I CP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、八氟环丁烷C4F8或三氟化氮NF3，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸Β0Ε、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3C00H、双氧水H2O2、氢氧化钾KOH或四甲基氢氧化钱TMAH,配制不同浓度的腐蚀液。
[0135]7)如图31所示，将初始栅极342氧化，形成所需厚度的栅极电介质层343。栅极电介质层343是绝缘的，主要是氧化娃材料，可以含有N、P、B、Al、C等杂质兀素，厚度为20?400nm或更小。初始栅电极342的氧化在高温下进行，氧化温度为600?1500°C，使用的气体包括氧气O2、氢气H2、水蒸气H20、氮气N2、氯化氢HCl、三氯硅烷SiHCl3、一氧化氮NO、笑气N20、氨气NH3或氩气Ar，以及上述气体的混合气体，但并不限于上述几种气体。
[0136]8)如图32所示，在沟槽331中填充导电的栅电极351以便形成半导体元器件。在栅极电介质层343和栅电极351之间可以插入隔离层(图中未示出)，防止后续工艺对栅极电介质层343造成影响。栅电极351由多晶硅、Al、T1、N1、W或Pt等材料制成，掺杂了 η型或P型杂质以增强导电性。采用光刻和腐蚀或刻蚀的方法制作，与步骤6)中所述方法类似，此处不再重复说明。
[0137]9)如图33所示，在碳化硅衬底301表面形成绝缘层361。绝缘层361将栅电极351、栅极电介质层343、外延沟道层323、η+源极区321、碳化硅阱区311和外延层302完全覆盖，将栅电极351与外延层302及η+源极区321、外延沟道层323、碳化硅阱区311之间形成电学隔离。形成绝缘层361后，进行回流工艺，以将边缘部分圆角化，并提高绝缘层361的质量。在制作绝缘层361之前可以先淀积隔离层(图中未示出)，防止绝缘层361的回流工艺对栅电极351造成影响。绝缘层361具有0.5?10 μπι的厚度，可以是氧化硅、氮化硅、磷硅玻璃PSG、硼硅玻璃BSG、硼磷硅玻璃BPSG、多晶硅或含氧多晶硅等材料或其复合结构，采用原子层沉积(atomic layer deposit1n，ALD)、低压化学气相沉积(low pressure chemical vapor deposit1n, LPCVD)、等离子增强化学气相沉积(plasmaenhanced chemical va