一种半导体器件的制造方法和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。
【背景技术】
[0002]在半导体技术领域中，随着半导体技术工艺节点的不断减小，鳍型场效应晶体管(FinFET)由于具有优异的性能表现而得到了广泛的应用。
[0003]在一种半导体器件的制造方法中，包括:形成鳍型结构(Fin)、形成位于鳍型结构之间的浅沟槽隔离(STI)、形成覆盖鳍型结构的顶端与侧壁的栅极、以及形成位于栅极两侧的侧壁层(spacer)等步骤。其中，在形成栅极和栅极侧壁的步骤中，由于鳍型结构的高度(指鳍型结构高出浅沟槽隔离的部分)导致的高纵横比，往往造成无法形成良好的栅极图案和栅极侧壁图案(topography issue)。
[0004]由此可见，现有技术中存在无法形成良好的栅极图案和栅极侧壁图案的问题，而这会严重影响半导体器件的性能和良率。为解决这一技术问题，有必要提出一种新的半导体器件的制造方法和电子装置。
【发明内容】
[0005]针对现有技术的不足，本发明提出一种半导体器件的制造方法和电子装置。
[0006]本发明的一个实施例提供一种半导体器件的制造方法，所述方法包括:
[0007]步骤SlOl:提供半导体衬底，通过刻蚀工艺在所述半导体衬底上形成鳍型结构；
[0008]步骤S102:在所述鳍型结构的两侧形成浅沟槽隔离；
[0009]步骤S103:在所述鳍型结构之上形成伪栅极以及位于所述伪栅极两侧的栅极侧壁；
[0010]步骤S104:通过刻蚀工艺将所述浅沟槽隔离位于栅极区域以外的部分去除一定的厚度；
[0011]步骤S105:在所述半导体衬底上形成层间介电层；
[0012]步骤S106:去除所述伪栅极；
[0013]步骤S107:通过刻蚀工艺将所述浅沟槽隔离位于栅极区域的部分中的至少一部分去除一定的厚度；
[0014]步骤S108:在所述伪栅极原来的位置形成高k介电层和金属栅极。
[0015]可选地，在所述步骤S104中，所述刻蚀工艺为各向同性刻蚀。
[0016]可选地，在所述步骤S104中，所述浅沟槽隔离位于栅极区域以外的部分被去除的厚度为5nm?20nm。
[0017]可选地，在所述步骤S107中，所述刻蚀工艺包括采用DHF的湿法刻蚀或采用SiCoNi的干法刻蚀。
[0018]在一个示例中，在所述步骤S107中，将所述浅沟槽隔离位于PMOS的栅极区域的部分去除一定厚度，以使得位于PMOS区的所述鳍型结构高于位于NMOS区的所述鳍型结构。
[0019]在另一个示例中，在所述步骤S107中，将所述浅沟槽隔离位于NMOS的栅极区域的部分去除一定厚度，以使得位于NMOS区的所述鳍型结构高于位于PMOS区的所述鳍型结构。
[0020]可选地，在所述步骤S105与所述步骤S106之间还包括步骤S1056:
[0021]对所述层间介电层进行离子注入，以降低所述层间介电层在去除所述伪栅极的工艺中的去除率。
[0022]可选地，在所述步骤S1056中，所述离子注入采用的注入离子为碳，注入能量为1KV?50KV，注入剂量为1E15?1E19。
[0023]可选地，所述步骤SlOl包括:
[0024]步骤SlOll:提供半导体衬底，在所述半导体衬底上形成硬掩膜层；
[0025]步骤S1012:利用所述硬掩膜层对所述半导体衬底进行刻蚀，以形成鳍型结构。
[0026]可选地，所述步骤S102包括:
[0027]步骤S1021:在所述半导体衬底上沉积隔离材料；
[0028]步骤S1022:通过CMP工艺去除所述隔离材料高于所述鳍型结构的部分；
[0029]步骤S1023:通过回刻蚀去除一定厚度的所述隔离材料以形成浅沟槽隔离。
[0030]可选地，所述步骤S103包括:
[0031]步骤S1031:在所述半导体衬底上沉积覆盖所述鳍型结构的伪栅极材料层；
[0032]步骤S1032:对所述伪栅极材料层进行刻蚀以形成伪栅极(102)；
[0033]步骤S1033:在所述半导体衬底上形成覆盖所述伪栅极结构的侧壁材料层；
[0034]步骤S1034:对所述侧壁材料层进行刻蚀以形成位于所述伪栅极两侧的栅极侧壁。
[0035]可选地，所述步骤S105包括:
[0036]在所述半导体衬底上形成介电材料层；
[0037]对所述介电材料层进行CMP工艺以形成层间介电层。
[0038]可选地，在所述步骤S106中，去除所述伪栅极的方法包括湿法刻蚀。
[0039]可选地，所述步骤S108包括:
[0040]步骤S1081:在所述半导体衬底上沉积高k介电材料和位于其上的栅极金属；
[0041]步骤S1082:通过CMP工艺去除所述栅极金属和所述高k介电材料高于所述栅极侧壁的部分，以形成高k介电层和金属栅极。
[0042]可选地，在所述步骤S104与所述步骤S105之间还包括步骤S1045:
[0043]在所述伪栅极的两侧形成源极和漏极。
[0044]本发明的另一个实施例提供一种电子装置，包括电子组件以及与所述电子组件电连接的半导体器件，其中所述半导体器件的制造方法包括如下步骤:
[0045]步骤SlOl:提供半导体衬底，通过刻蚀工艺在所述半导体衬底上形成鳍型结构；
[0046]步骤S102:在所述鳍型结构的两侧形成浅沟槽隔离；
[0047]步骤S103:在所述鳍型结构之上形成伪栅极以及位于所述伪栅极两侧的栅极侧壁；
[0048]步骤S104:通过刻蚀工艺将所述浅沟槽隔离位于栅极区域以外的部分去除一定的厚度；
[0049]步骤S105:在所述半导体衬底上形成层间介电层；
[0050]步骤S106:去除所述伪栅极；
[0051]步骤S107:通过刻蚀工艺将所述浅沟槽隔离位于栅极区域的部分中的至少一部分去除一定的厚度；
[0052]步骤S108:在所述伪栅极原来的位置形成高k介电层和金属栅极。
[0053]本发明的半导体器件的制造方法，通过在形成伪栅极和栅极侧壁之前控制浅沟槽隔离的厚度，可以保证伪栅极和栅极侧壁具有良好的形貌，通过在形成伪栅极和栅极侧壁之后、形成金属栅极之前，去除沟道区域的一定厚度的浅沟槽隔离，可以保证鳍型结构达到预定高度以及最终形成的金属栅极具有良好的形貌，因此，相对于现有技术，可以提高半导体器件的性能和良率。本发明的电子装置，使用了上述半导体器件，因而同样具有上述优点。
【附图说明】
[0054]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0055]附图中:
[0056]图1A至图1I为本发明的一个实施例的半导体器件的制造方法的相关步骤形成的结构的TJK意图；
[0057]图1H’和图1I’为本发明的一个实施例的半导体器件的制造方法的其中两个步骤形成的结构的示意图；
[0058]图2为本发明的一个实施例的半导体器件的制造方法的一种示意性流程图。
【具体实施方式】
[0059]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施