一种制作半导体器件的方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种制作半导体器件的方法。
【背景技术】
[0002]在先进半导体器件的制造工艺中，嵌入式锗硅工艺可以明显增强PMOS的性能。当前，形成嵌入式锗硅的工艺顺序有两种:一种是先嵌入硅锗技术(eSiGe)，先形成嵌入式锗硅，然后在栅极的两侧形成侧墙；另一种是后嵌入硅锗技术，先在栅极的两侧形成侧墙，然后形成嵌入式锗硅。为了获得更大的工艺窗口和更好的电学性能，通常采用上述工艺顺序中的后一种来形成嵌入式锗硅。
[0003]在后嵌入式锗硅工艺中，在PMOS区域中外延生长SiGe层时怎么样避免SiGe在NMOS区域的生长是需要面临的挑战。目前优选的是采用氮化硅作为NMOS的隔绝层，因为SiGe在其上外延生长的几率和速度远远小于在硅表面的几率和速度。
[0004]在PMOS区域硅沟槽(PSR)的过程中需要避免对氮化硅隔绝层的过量蚀刻，该过量蚀刻将导致本应要用氮化硅隔绝并保护的特定源漏区例如NMOS区域被蚀刻，在后续的SiGe外延生长中形成不需要的SiGe缺陷。PMOS的硅沟槽蚀刻中导致的SiN隔绝层过量的纵向和水平蚀刻是该工艺控制SiGe外延生长瑕疵的关键。同时，刻蚀的副产物将沉积到硅半导体衬底表面，缩小后续湿法刻蚀的工艺窗口。
[0005]因此，需要提出一种新的半导体器件的制作方法，以解决上述问题，在PSR干法刻蚀过程中平衡刻蚀偏置和副产物沉积的关系。
【发明内容】
[0006]针对现有技术的不足，本发明提供一种制作半导体器件的方法，包括:提供半导体衬底，所述半导体衬底上形成栅极结构；在所述半导体衬底上形成包围栅极的偏置侧墙；在所述半导体衬底上曝光形成仅露出PMOS区域的光刻胶层；各向异性刻蚀所述半导体衬底从而在源漏区形成沟槽；各向同性继续刻蚀所述沟槽；执行刻蚀后处理工艺；湿法刻蚀所述沟槽。
[0007]优选地，还包括在湿法刻蚀之前采用灰化工艺去除所述光刻胶层。
[0008]优选地，所述灰化工艺为富氧灰化工艺或者无氧灰化工艺。
[0009]优选地，所述侧墙的材料为氮化硅。
[0010]优选地，所述各向异性刻蚀的气体主要包括溴化氢和氯气。
[0011 ] 优选地，所述各向同性刻蚀的气体为纯氢气。
[0012]优选地，所述刻蚀后处理工艺的气体包括纯氮气或者氮气和氢气的混合气体。
[0013]综上所述，根据本发明的制作方法采用氢气等离子气体作为沟槽刻蚀的最后一步；氢气等离子气体对氮化硅侧墙材料具有超高选择比；氢气刻蚀工艺结合氮气和氢气的混合气体的刻蚀后处理工艺能减弱蚀刻副产物的堆积。
【附图说明】
[0014]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0015]附图中:
[0016]图1A-图1F为本发明提出的形成Σ状锗硅层的方法的各步骤的示意性剖面图；
[0017]图2为本发明提出的形成Σ状锗硅层的方法的流程图。
【具体实施方式】
[0018]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0019]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何现有技术中的问题。显然本发明的较佳实施例详细的描述如下，然而去除这些详细描述外，本发明还可以具有其他实施方式。
[0020]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0021]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0022]下面，以PMOS为例，参照图1A-图1F和图2来描述本发明提出的刻蚀PMOS区域中硅衬底的方法的详细步骤。
[0023]如图1A所示，首先，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中还可以形成有隔离结构、埋层(图中未示出)等。此外，对于PMOS而言，所述半导体衬底100中还可以形成有N阱(图中未示出)，并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压Vth。
[0024]如图1B所示，在所述半导体衬底100上形成有NMOS栅极结构(未示出)和PMOS栅极结构101，作为一个示例，所述栅极结构101可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩膜层102。栅极介电层可包括氧化物，如，二氧化硅(Si02)层。栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO2)层；金属硅化物层可包括硅化钛(TiSi)层。在NMOS栅极结构和PMOS栅极结构上形成栅极硬掩膜层102可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD);氮化物层可包括氮化硅(Si3N4)层；氮氧化物层可包括氮氧化硅(S1N)层。作为另一示例，所述栅极结构可以是半导体-氧化物-氮化物-氧化物-半导体(SONOS)层叠栅结构。
[0025]接着，在半导体衬底100上形成沉积硬掩膜层(未示出)，所述硬掩膜层的材料优选氮化硅材料，所述硬掩膜层完全覆盖NMOS栅极结构、PMOS栅极结构101和半导体衬底100，所述硬掩膜层用于保护NMOS栅极结构。然后，在所述硬掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层露出PMOS区域覆盖NMOS区域。根据所述图案化的光刻胶层在PMOS区域刻蚀形成氮化硅侧墙，同时露出PMOS区域的硅衬底。本实施例中，所述侧墙103的材料为氮化硅。形成所述侧墙103的工艺步骤包括:在所述半导体衬底100上形成氮化硅层；采用各向异性侧墙蚀刻工艺蚀刻所述氮化硅层，以形成所述侧墙103。采用干法刻蚀工艺，干法蚀刻工艺包括但不限于:反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。
[0026]在本发明一具体实施例中，采用等离子体刻蚀，刻蚀气体包括氯化硼、氯气，CF系列的气体(例如，CF4, C3F8)和一些添加气体如氧气、氮气、氩气。作为一个实例，刻蚀的气体优选所述CF系列的气体(CF4、CF3H、CF2H2、CFH3)和氧气，其中氧气的流量范围可为500立方厘米/分钟(sccm),反应室内压力可为5毫托(mTorr)?20毫托(mTorr),将60MHz和