一种具有阶梯形屏蔽槽耐压结构及双漏极结构的soi高压器件的制作方法
【技术领域】
[0001]本发明涉及功率器件领域,尤其涉及SOI (Semiconductor On Insulator)高压器件结构。
【背景技术】
[0002]SOI (Semiconductor On Insulator)高压器件(简称SOI高压器件)具有更高的工作速度和集成度、更好的绝缘性能、更强的抗辐射能力以及自锁效应，因此SOI高压器件在超大规模集成电路领域得到了广范的关注。但SOI高压器件有两个重要缺点:较低的击穿电压和自热效应。SOI高压器件的横向耐压设计沿用成熟的Si基器件横向耐压设计原理和技术，如RESURF原理和结终端技术。但是由于结构和工艺的限制，如何提高纵向耐压设计成为了 SOI功率器件的一个热点。
【发明内容】
[0003]针对SOI耐压低的特点，本发明提出了一种具有阶梯形屏蔽槽结构以及双漏极SOI高压器件。采用这种结构的器件其耐压比常规SOI高压器件大大提高。
[0004]本发明采用的技术方案如下:
本发明提供了一种双漏极结构的SOI高压器件，增加了耗尽区面积，减小了耗尽区内的横向电常从而提高了横向击穿电压。
[0005]本发明提供阶梯形屏蔽槽结构，以提高SOI高压器件的击穿电压。对于屏蔽槽的结构，当器件反偏时，可在Si和埋层S12的界面上形成一层浓度很高的空穴层，这层空穴层的存在可以完全屏蔽埋层S12I高电场的影响，避免器件在纵向的击穿，同时由于屏蔽槽的阶梯形状，是的在屏蔽槽之间的空穴浓度阶梯形增加，非均匀分布的空穴层除完全屏蔽埋层S12上的高电场，还部分的屏蔽掉漏区横向电场的影响，从而提高了器件的横向击穿电压。
【附图说明】
[0006]图1是现有技术中具有屏蔽槽的N型SOI高压MOS器件的结构示意图；
图2是本发明第一实施例中具有阶梯形屏蔽槽耐压结构的N型LDMOS结构示意图；
图3是现有技术中具有屏蔽槽的N型LDMOS器件的俯视图；
图4是本发明第一实施例中具有阶梯形屏蔽槽耐压结构N型LDMOS器件结构俯视图；图5是本发明第二实施例中具有阶梯形屏蔽槽耐压结构N型LDMOS器件结构俯视图；1、P降场层2、漂移区3、p降场层4、p井5、N+有源区6、栅氧7、栅氧8、N+有源区9、屏蔽槽10、衬底11、埋氧层12、N+有源区。
【具体实施方式】
[0007]下面以N型LDMOS为例，对具有阶梯形屏蔽槽耐压结构的SOI高压器件的耐压机理进行详细阐述。
[0008]阶梯形屏蔽槽耐压结构的N型LDM0S，包括通常高压器件具有的所有结构部分，它还具有本发明的阶梯形屏蔽槽结构(9)和双漏极结构(8、13)。对于屏蔽槽的结构，当器件反偏时，可在Si和埋层S12(Il)的界面上形成一层浓度很高的空穴层，这层空穴层的存在可以完全屏蔽埋层S12(Il)上高电场的影响，避免器件在纵向的击穿，同时由于屏蔽槽(9)的阶梯形状，使的在屏蔽槽(9)之间的空穴浓度阶梯形增加，非均匀分布的空穴层除完全屏蔽埋层S12(Il)上的高电场，还屏蔽掉部分漂移区(2)横向电场的影响，使得横向电场在漏极区(8、12)下面分布的更加均匀，从而提高了器件的横向击穿电压，此外，阶梯形屏蔽槽(9 )还可以使表面电场更加平坦，获得高的表面击穿电压。
[0009]双漏极结构增大了漂移区(2)的面积，使得在相同的栅压下，漂移区(2)的电场强度减小，横向击穿电压得到提高。
[0010]本发明所提出的具有阶梯形屏蔽层结构以及具有双漏极结构(8、12)的SOI高压器件，击穿电压得到提高，同时器件的制造工艺与现有的CMOS工艺兼容。
[0011]实施例一:具有阶梯形屏蔽层结构以及具有双漏极结构的N型LDMOS。
[0012]图2是本发明第一实施例中具有阶梯形屏蔽槽耐压结构的N型LDMOS结构示意图，图4是本发明第一实施例中具有阶梯形屏蔽槽耐压结构N型LDMOS器件结构俯视图。
[0013]实施例二:具有阶梯形屏蔽层结构以及具有环漏极，环栅极的N型LDMOS结构。
[0014]图5是本发明第二实施例中具有阶梯形屏蔽槽耐压结构及环形漏电极，环形栅电极结构的N型LDMOS器件结构俯视图。环形的漏极与栅极设计，相比于双漏极结构，漂移区的横向电场进一步减小，电场分布更加均匀，因此，横向击穿电压增加。
【主权项】
1.一种具有阶梯形屏蔽槽耐压结构以及具有双漏极结构的SOI高压双扩散金属氧化物半导体场效应管器件，器件的横向耐压仍使用场板技术、表面P降场层的双RESURF技术来解决；其特征是:此器件具有双漏电极，增加了耗尽区与漏区的面积，减弱了横向电常，提高了横向击穿电压；对于器件的纵向耐压，器件是通过在Si和埋层S12W面上形成了阶梯形的屏蔽槽的结构来解决。2.如权利要求1所述的一种具有阶梯形屏蔽槽耐压结构以及具有双漏极结构的SOI高压器件，其特征在于，阶梯形屏蔽槽结构位于漏区下方。3.如权利要求1所述的一种具有阶梯形屏蔽槽耐压结构以及具有双漏极结构的SOI高压器件，其特征在于，阶梯形屏蔽槽结构越靠近漏区其高度越高。4.如权利要求1所述的一种具有阶梯形屏蔽槽耐压结构以及具有双漏极结构的SOI高压器件，其特征在于，在左右两个漏区下方存在有对称的屏蔽槽结构。5.如权利要求1所述的一种具有阶梯形屏蔽槽耐压结构以及具有双漏极结构的SOI高压器件，其特征在于，屏蔽槽之间的距离是均匀的。6.如权利要求1所述的一种具有阶梯形屏蔽槽耐压结构以及具有双漏极结构的SOI高压器件，其特征在于，该器件具有两个漏极。7.如权利要求1所述的一种具有阶梯形屏蔽槽耐压结构以及具有双漏极结构的SOI高压器件，其特征在于，该器件两个漏极对称分布。8.如权利要求6和7所述的两个对称的双漏极结构,其特征在于,双漏极位于金属氧化物场效应管的两端。
【专利摘要】本发明公开了一种新的可用于集成电路的具有阶梯形屏蔽槽耐压结构及双漏极结构的SOI高压金属氧化物半导体场效应管器件，本发明公开了一种新型SOI高压器件的结构，器件在使用场板技术、表面P降场层的双RESURF技术来提高横向击穿电压的同时；其特征在于：此器件具有双漏电极，增加了耗尽区与漏区的面积，减弱了横向电常，提高了横向击穿电压；对于器件的纵向耐压，器件通过在Si和埋层Si02界面上形成了阶梯形的屏蔽槽的结构来解决。
【IPC分类】H01L29/78, H01L29/06, H01L29/08
【公开号】CN105097920
【申请号】CN201410216630
【发明人】张炯, 曲凯, 徐帆, 程玉华
【申请人】上海北京大学微电子研究院
【公开日】2015年11月25日
【申请日】2014年5月22日