扇出型晶圆级封装方法
【技术领域】
[0001]本发明属于半导体封装领域，特别是涉及一种扇出型晶圆级封装方法。
【背景技术】
[0002]扇出型晶圆级封装(Fan-out Wafer Level package，F0WLP)是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点:①I/O间距灵活，不依赖于芯片尺寸；②只使用有效die，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。
[0003]现有的扇出型晶圆级封装方法一般为:提供载体，在载体表面形成粘合层；将半导体芯片正面朝上贴装于粘合层表面；涂布介电层；光刻、电镀出重新布线层(RDL);采用注塑工艺将半导体芯片塑封于塑封材料层中；塑封研磨、开口 ；光刻、电镀出球下金属层；进行植球回流，形成焊球阵列；移除载体。
[0004]在现有的扇出型晶圆级封装方法中需要多次光刻的过程。光刻工艺必须使用特定的光刻设备才能完成，光刻工艺所需的设备结构复杂，价格昂贵，且整个光刻工艺的流程比较繁琐耗时，这必定会导致现有的扇出型晶圆级封装方法的成本较高，产量较低。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型晶圆级封装方法，用于解决现有技术中扇出型晶圆级封装方法中多次使用光刻工艺形成重新布线图形、球下金属层而导致的成本较高，产量较低的问题。
[0006]为实现上述目的及其他相关目的，本发明提供一种扇出型晶圆级封装方法，所述扇出型晶圆级封装方法至少包括:
[0007]提供一载体，在所述载体表面形成粘合层；
[0008]将至少一半导体芯片正面朝上贴装于所述粘合层表面；
[0009]采用塑封工艺将所述半导体芯片塑封于塑封材料层中，并同时在所述塑封材料层内形成与后续要形成的连接通孔及重新布线层相对应的开口；
[0010]在所述开口内形成连接通孔及重新布线层。
[0011]作为本发明的扇出型晶圆级封装方法的一种优选方案，采用塑封工艺将所述半导体芯片塑封于塑封材料层中，并同时在所述塑封材料层内形成与后续要形成的连接通孔及重新布线层相对应的开口包括:
[0012]提供上塑封成型模板及下塑封成型模板，利用电子术直写曝光结合反应离子刻蚀技术，在所述上塑封成型模板的下表面制备出连接通孔及重新布线层图形；
[0013]将表面贴装有所述半导体芯片的所述载体正面朝上置于所述下塑封成型模板的上表面；
[0014]将塑封材料置于贴装有所述半导体芯片的粘合层上；
[0015]在预设温度条件下，压紧所述上塑封成型模板及所述下塑封成型模板，即在将所述半导体芯片塑封于塑封材料层的同时在所述塑封材料层内形成所述开口 ；
[0016]对所述塑封材料层进行固化处理，并释放所述上塑封成型模板及所述下塑封成型模板。
[0017]作为本发明的扇出型晶圆级封装方法的一种优选方案，所述上塑封成型模板及所述下塑封成型模板的材料为金刚石、不锈钢、二氧化硅或陶瓷。
[0018]作为本发明的扇出型晶圆级封装方法的一种优选方案，所述预设温度为125°C?150。。。
[0019]作为本发明的扇出型晶圆级封装方法的一种优选方案，所述上塑封成型模板的下表面及所述连接通孔及重新布线层图形的表面均贴有剥离膜。
[0020]作为本发明的扇出型晶圆级封装方法的一种优选方案，采用化学镀工艺或电镀工艺在所述开口内形成所述连接通孔及所述重新布线层。
[0021]作为本发明的扇出型晶圆级封装方法的一种优选方案，所述塑封材料中含有特殊的有机金属复合物形态的添加物，所述添加剂在激光束的照射下会发生物理化学反应而被活化。
[0022]作为本发明的扇出型晶圆级封装方法的一种优选方案，采用化学镀工艺或电镀工艺在所述开口内形成所述连接通孔及所述重新布线层包括:
[0023]在所述开口内通过激光光束活化使所述塑封材料层产生物理化学反应形成金属核；
[0024]以所述金属核为基础，采用化学镀工艺或电镀工艺在所述开口内形成所述连接通孔及所述重新布线层。
[0025]作为本发明的扇出型晶圆级封装方法的一种优选方案，在所述开口内形成所述连接通孔及所述重新布线层后还包括:
[0026]在所述重新布线层及所述塑封材料层表面形成介质层；
[0027]图形化所述介质层，以在所述介质层内形成暴露出所述重新布线层的开孔；
[0028]在所述重新布线层上形成凸点下金属层；
[0029]在所述凸点下金属层上植球回流，形成焊球凸点阵列；
[0030]移除所述载体及所述粘合层。
[0031]作为本发明的扇出型晶圆级封装方法的一种优选方案，采用加热或紫外光照工艺使所述粘合层与所述塑封材料层分离，以移除所述载体及所述粘合层。
[0032]如上所述，本发明的扇出型晶圆级封装方法，具有以下有益效果:本发明采用塑封工艺将所述半导体芯片塑封于塑封材料层中，并同时在塑封材料层内形成与连接通孔及重新布线层相对应的开口，利用电子术直写曝光结合反应离子刻蚀技术，在塑封成型模板上制备出连接通孔及重新布线层图形，经过塑封工艺处理后，所述半导体芯片塑封于塑封材料层中，并同时将上塑封成型模板上的图形转移到塑封材料层中，即只需要提供一上塑封成型模板，利用电子术直写曝光结合反应离子刻蚀技术，在上塑封成型模板下表面制备出连接通孔及重新布线层图形，并将塑封材料置于上塑封成型模板及贴装有半导体芯片的粘合层之间，在预设温度条件下使塑封材料软化，压紧上塑封成型模板及下塑封成型模板，将所述半导体芯片塑封于塑封材料层中，并同时将模具上的图形转移到塑封材料中，即可使得所述塑封材料沿所述粘合层表面铺展开以形成塑封材料层，并在所塑封材料层内形成与连接通孔及重新布线层相对应的开口，减少了涂覆介电层、光刻RDL层等工艺步骤，有效地降低了生产成本，且整个工艺过程中步骤简单，可以大大提高产品的产量，在半导体封装域具有广泛的应用前景。
【附图说明】
[0033]图1显示为本发明扇出型晶圆级封装方法的流程图。
[0034]图2显示为本发明扇出型晶圆级封装方法中SI步骤呈现的结构示意图。
[0035]图3显示为本发明扇出型晶圆级封装方法中S2步骤呈现的结构示意图。
[0036]图4至图5显示为本发明扇出型晶圆级封装方法中S3步骤呈现的结构示意图。
[0037]图6显示为本发明扇出型晶圆级封装方法中S4步骤呈现的结构示意图。
[0038]图7显示为本发明扇出型晶圆级封装方法中S5步骤呈现的结构示意图。
[0039]图8显示为本发明扇出型晶圆级封装方法中S6步骤呈现的结构示意图。
[0040]图9显示为本发明扇出型晶圆级封装方法中S7步骤呈现的结构示意图。
[0041]元件标号说明
[0042]10 载体
[0043]11 粘合层
[0044]12 半导体芯片
[0045]131塑封材料
[0046]132塑封材料层
[0047]14 开口
[0048]15 上塑封成型模板
[0049]151连接通孔及重新布线层图形
[0050]16 下塑封成型模板
[0051]171连接通孔
[0052]172重新布线层
[0053]18 凸点下金属层
[0054]19 焊球凸点
[0055]20 介质层
【具体实施方式】
[0056]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【