9]S42:以所述金属核为基础，采用化学镀工艺或电镀工艺在所述开口 14内形成所述连接通孔171及所述重新布线层172。
[0090]作为示例，化学镀或电镀的金属包括Cu、N1、SnAg等金属材料，优选地，在本实施例中，电镀的金属为Cu。
[0091]作为示例，所述连接通孔171贯穿所述塑封材料层132，所述连接通孔171的一端与所述半导体芯片12的正面相连接，另一端与所述重新布线层172相连接。
[0092]作为示例，所述重新布线层16的上表面可以与所述塑封材料层132的上表面相平齐，也可以高于所述塑封材料层132的上表面，还可以低于所述塑封材料层132的上表面。
[0093]参阅图7至图9，在所述开口 14内形成所述重新布线层16后，所述扇出型晶圆级封装方法还包括以下步骤:
[0094]S5:在所述重新布线层162及所述塑封材料层13表面形成介质层20 ;图形化所述介质层20，以在所述介质层29内形成暴露出所述重新布线层172的开孔；通过化学镀工艺或电镀工艺在所述重新布线层172上形成凸点下金属层18，如图7所示；
[0095]S6:在所述凸点下金属层18上植球回流，形成焊球凸点19阵列，如图8所示；
[0096]S7:移除所述载体10及所述粘合层11，如图9所示。
[0097]作为示例，所述介质层20的材料为低k介电材料，优选地，本实施例中，所述介质层20的材料可以为氧化硅、磷硅酸盐玻璃(PSG)或氟化硅玻璃(FSG)等。
[0098]作为示例，在所述凸点下金属层18上形成如金锡合金等焊料，然后通过植球回流工艺，形成多个所述焊球凸点19形成的阵列，用于与后续的支撑结构实现电连接及引出。
[0099]作为示例，可以通过加热或者紫外光照工艺使所述粘合层11与所述塑封材料层132分离，以移除所述载体10及所述粘合层11。在加热过程中，随着温度的升高，所述粘合层11内颗粒的体积膨胀，使得所述粘合层11与所述塑封材料层132及所述半导体芯片12的接触面积减小，最后实现分离；在紫外光照工艺中，所述粘合层11的粘附力随着紫外光照的变化而变化，最终实现二者的分离。
[0100]综上所述，本发明提供一种扇出型晶圆级封装方法，所述扇出型晶圆级封装方法包括以下步骤:提供一载体，在所述载体表面形成粘合层；将至少一半导体芯片正面朝上贴装于所述粘合层表面；采用塑封工艺将所述半导体芯片塑封于塑封材料层中，并同时在所述塑封材料层内形成与后续要形成的连接通孔及重新布线层相对应的开口 ；在所述开口内形成连接通孔及重新布线层。采用塑封工艺将所述半导体芯片塑封于塑封材料层中，并同时在塑封材料层内形成与连接通孔及重新布线层相对应的开口，利用电子术直写曝光结合反应离子刻蚀技术，在塑封成型模板上制备出连接通孔及重新布线层图形，经过塑封工艺处理后，所述半导体芯片塑封于塑封材料层中，并同时将上塑封成型模板上的图形转移到塑封材料层中，即只需要提供一上塑封成型模板，利用电子术直写曝光结合反应离子刻蚀技术，在上塑封成型模板下表面制备出连接通孔及重新布线层图形，并将塑封材料置于上塑封成型模板及贴装有半导体芯片的粘合层之间，在预设温度条件下使塑封材料软化，压紧上塑封成型模板及下塑封成型模板，将所述半导体芯片塑封于塑封材料层中，并同时将模具上的图形转移到塑封材料中，即可使得所述塑封材料沿所述粘合层表面铺展开以形成塑封材料层，并在所塑封材料层内形成与连接通孔及重新布线层相对应的开口，减少了涂覆介电层、光刻RDL层等工艺步骤，有效地降低了生产成本，且整个工艺过程中步骤简单，可以大大提高产品的产量，在半导体封装域具有广泛的应用前景。
[0101]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种扇出型晶圆级封装方法，其特征在于，所述扇出型晶圆级封装方法至少包括: 提供一载体，在所述载体表面形成粘合层； 将至少一半导体芯片正面朝上贴装于所述粘合层表面； 采用塑封工艺将所述半导体芯片塑封于塑封材料层中，并同时在所述塑封材料层内形成与后续要形成的连接通孔及重新布线层相对应的开口； 在所述开口内形成连接通孔及重新布线层。2.根据权利要求1所述的扇出型晶圆级封装方法，其特征在于:采用塑封工艺将所述半导体芯片塑封于塑封材料层中，并同时在所述塑封材料层内形成与后续要形成的连接通孔及重新布线层相对应的开口包括: 提供上塑封成型模板及下塑封成型模板，利用电子术直写曝光结合反应离子刻蚀技术，在所述上塑封成型模板的下表面制备出连接通孔及重新布线层图形。； 将表面贴装有所述半导体芯片的所述载体正面朝上置于所述下塑封成型模板的上表面； 将塑封材料置于贴装有所述半导体芯片的粘合层上； 在预设温度条件下，压紧所述上塑封成型模板及所述下塑封成型模板，即在将所述半导体芯片塑封于塑封材料层的同时在所述塑封材料层内形成所述开口 ； 对所述塑封材料层进行固化处理，并释放所述上塑封成型模板及所述下塑封成型模板。3.根据权利要求2所述的扇出型晶圆级封装方法，其特征在于:所述上塑封成型模板及所述下塑封成型模板的材料为金刚石、不锈钢、二氧化硅或陶瓷。4.根据权利要求2所述的扇出型晶圆级封装方法，其特征在于:所述预设温度为125°C ?150°C。5.根据权利要求2所述的扇出型晶圆级封装方法，其特征在于:所述上塑封成型模板的下表面及所述连接通孔及重新布线层图形的表面均贴有剥离膜。6.根据权利要求1所述的扇出型晶圆级封装方法，其特征在于:采用化学镀工艺或电镀工艺在所述开口内形成所述连接通孔及所述重新布线层。7.根据权利要求6所述的扇出型晶圆级封装方法，其特征在于:所述塑封材料中含有特殊的有机金属复合物形态的添加物，所述添加剂在激光束的照射下会发生物理化学反应而被活化。8.根据权利要求7所述的扇出型晶圆级封装方法，其特征在于:采用化学镀工艺或电镀工艺在所述开口内形成所述连接通孔及所述重新布线层包括: 在所述开口内通过激光光束活化使所述塑封材料层产生物理化学反应形成金属核；以所述金属核为基础，采用化学镀工艺或电镀工艺在所述开口内形成所述连接通孔及所述重新布线层。9.根据权利要求1所述的扇出型晶圆级封装方法，其特征在于:在所述开口内形成所述连接通孔及所述重新布线层后还包括: 在所述重新布线层及所述塑封材料层表面形成介质层； 图形化所述介质层，以在所述介质层内形成暴露出所述重新布线层的开孔； 在所述重新布线层上形成凸点下金属层； 在所述凸点下金属层上植球回流，形成焊球凸点阵列； 移除所述载体及所述粘合层。10.根据权利要求9所述的扇出型晶圆级封装方法，其特征在于:采用加热或紫外光照工艺使所述粘合层与所述塑封材料层分离，以移除所述载体及所述粘合层。
【专利摘要】本发明提供一种扇出型晶圆级封装方法，包括：提供一载体，在载体表面形成粘合层；将至少一半导体芯片正面朝上贴装于粘合层表面；采用塑封工艺将所述半导体芯片塑封于塑封材料层中，并同时在塑封材料层内形成与后续要形成的连接通孔及重新布线层相对应的开口；在开口内形成连接通孔及重新布线层。本发明采用塑封工艺将所述半导体芯片塑封于塑封材料层中，并同时在塑封材料层内形成与连接通孔及重新布线层相对应的开口，减少了涂覆介电层、光刻RDL层等工艺步骤，有效地降低了生产成本，且整个工艺过程中步骤简单，可以大大提高产品的产量，在半导体封装域具有广泛的应用前景。
【IPC分类】H01L21/56, H01L21/768, H01L21/60
【公开号】CN105161433
【申请号】CN201510629484
【发明人】林正忠, 蔡奇风
【申请人】中芯长电半导体（江阴）有限公司
【公开日】2015年12月16日
【申请日】2015年9月28日