用于电子应用的复合组合物的制作方法
【专利说明】用于电子应用的复合组合物
[0001] 以引用的方式并入
[0002] 本申请要求2012年10月30日提交的美国临时申请序列号61/731，850的优先权 和权益，所述临时申请的内容以全文引用方式并入本文。
[0003] 本文所引用或参考的所有文件和本文引用文件中引用或参考的所有文件，以及本 文提及的任何产品或在此处以引用的方式并入的任何文件的任何厂商说明书、描述、产品 说明书和产品清单，在此以引用的方式并入，并可用于实行本发明。
[0004]发明背景
[0005] 1?发明领域
[0006] 本发明涉及用于芯片封装的底层填料，并且更具体来说是用于集成电路芯片封装 的粘合剂电子材料。
[0007] 2?相关技术的描述
[0008] 集成电路一般配置为单片硅芯片。在某些结构中，互连件附接至设置于芯片表面 上的金属化焊盘以便与配置在芯片内的电子装置电连接，从而实现芯片内的电路的效益。
[0009] 所述互连件通常是由焊料或类似材料形成的导电结构，其在界定于芯片的外表面 上的金属化焊盘之间延伸，并且补足外部电路的连接器。这种互连件通常使用倒装晶片工 艺而形成，例如受控塌陷芯片连接（C4)工艺。焊料凸块在芯片顶部表面上的金属化焊盘上 形成。然后将所述芯片"翻转"以使焊料凸块面向外部电路。然后将芯片与外部电路对齐 使得焊料凸块靠近各自相应的外部电路上的连接器。然后将焊料球熔化，形成在界定在芯 片与外部电路之间的间隙之间延伸的电互连件。一旦形成所述电互连件，则将底层填料组 合物引入芯片与外部电路之间的间隙中。
[0010] 集成电路及其互连件产生热量。这种热量在芯片、互连件以及外部电路中引起热 膨胀。由于这些结构通常由具有不同的热膨胀系数的不同材料形成，因此芯片与外部电路 之间会产生应力。常规的底层填料材料通常是聚合物复合物或环氧树脂，其作用是缓冲芯 片与外部电路之间的电互连件的这些应力。它们可以包括聚合物基质中的无机粒子如二氧 化硅（SiO2)以改良底层填料的热膨胀系数（CTE)。这允许将底层填料的CTE与用于形成电 互连件的材料更紧密匹配，从而降低在互连件内由于热膨胀引起的应力。
[0011] 常规的底层填料组合物以及封装芯片的方法通常被认为是满足其预定目的的。然 而，下一代电子应用需要改进的材料和芯片结构。因此，本领域需要改进的底层填料材料和 底层充填方法，其具有低CTE、高热导率、中等模量、固化之前足够的流动性以及固化组合物 的玻璃化转变温度的可调谐性。本领域还对改进的电子材料存在需要，例如容易进行制造 和使用的底层填料组合物和填充芯片与外部电路衬底之间间隙的方法。本发明提供这些问 题的解决方案。
[0012] 发明概述
[0013] 在一个实施方案中，提供了一种电子组合物，所述组合物在固化时提供固化的电 子材料。所述电子材料可并入到芯片封装或其它电子结构中来作为粘合剂（粘结剂）、涂料 或密封剂。用于所述电子材料的一些示例性应用包括电路板和电子结构上的部件接合，用 于电子部件的应变消除，用于电路板和芯片载体的底层填料，接合至电路板的导线，导线绝 缘，芯片封装的芯片接合，焊料和电路板遮蔽，保形涂层，芯片保护涂层，芯片介电层，部件 和电路制造，用于电路光刻的涂层，用于制造电路板的树脂（例如玻璃），辐射防护，光纤涂 层和/或粘合剂，电路板和部件的多孔性密封，在电容器和其它部件制造过程中的密封剂， 箱片涂层，电路板上的螺纹锁定部件等。
[0014] 所述电子组合物包括可固化的基质材料以及任选地根据所需的应用选择的填充 材料。在示例性实施方案中，所述填充材料设置于所述基底材料中。固化的基质材料包括来 源于选自以下的化合物的低聚物或聚合物材料：亚甲基丙二酸酯单体、多官能亚甲基单体、 亚甲基0酮酯单体、亚甲基0二酮单体，或其任意组合。
[0015] 在某些实施方案中，所述电子组合物形成的固化的电子材料具有小于约百万分之 30/摄氏度的热膨胀系数（CTE)。在其它示例性实施方案中，填装在所述电子组合物中的填 料可以经过调整以在固化的电子材料中提供所需的CTE。所述混合物可以具有大致为环境 温度或室温的固化温度。所述电子组合物可以具有小于约5分钟的固化时间。预期所述电 子组合物在室温下可以是低粘度的液体。
[0016] 在另一个示例性实施方案中，提供了一种电子材料。所述电子材料包括设置在固 化的基质材料上的填充材料。所述固化的基质材料包括来源于选自以下的化合物的低聚物 或聚合物材料：亚甲基丙二酸酯单体、多官能亚甲基单体、亚甲基0酮酯单体、亚甲基P二 酮单体，或其混合物。
[0017] 在另一个示例性实施方案中，提供了一种芯片封装。所述芯片封装至少包括电互 连件和电子材料，其中所述电子材料是底层填料。所述底层填料设置在至少一个互连件上。 所述底层填料包括设置在固化的基质材料内的填充材料。所述固化的基质材料包含来源于 选自以下的化合物的低聚物或聚合物材料：亚甲基丙二酸酯单体、多官能亚甲基单体、亚甲 基P酮酯单体、亚甲基二酮单体，或其组合。
[0018] 在某些实施方案中，所述芯片封装包括衬底和芯片。所述芯片和衬底可以具有在 芯片与衬底之间界定间隙的相对的表面。所述底层填料可以占据未被至少一个互连件占据 的间隙的部分。底层填料可以是设置在所述至少一个互连件周围的电绝缘材料。所述底层 填料可以使所述芯片粘性耦接至所述衬底。预期芯片、衬底以及互连件中的一个可以具有 可操作以引发基质材料固化的化学基本属性。还预期可以通过其它方式将合适的引发剂引 入到可固化的基质材料中，如涂覆器或注入端口。
[0019] 根据某些实施方案，芯片包括集成电路，衬底包括外部电路，并且至少一个互连件 使集成电路电耦接至外部电路。芯片可以是第一芯片，衬底可以是第二芯片，并且每个芯片 可以具有一个通过互连件而彼此电连接的集成电路。
[0020] 预期芯片是第一芯片，封装包括第二芯片，并且第一芯片与第二芯片界定芯片的 相对表面之间的第二间隙。第二互连件可以使第一芯片电耦接至第二芯片。第二底层填料 部分可以占据第二间隙来使第二芯片耦接至第一芯片，并且设置在第二互连件周围。还预 期底层填料是粘合剂组合物。
[0021] 根据结合附图对优选实施方案进行的以下详细描述，本发明的系统和方法的这些 和其它特征对本领域技术人员来说将变得更显而易见。
[0022] 附图简述
[0023]因此，本发明所属领域的技术人员会容易地理解怎样在无不当实验的情况下制造 和使用本发明的装置和方法，其优选实施方案将参考某些附图在下文详细描述，其中：
[0024] 图1是根据本发明所配置的芯片封装的横截面侧视图，其示出了根据一个实施方 案的电子材料；
[0025]图2是图1的芯片封装的横截面侧视图，其示出了根据一个实施方案的电子材料 的基质材料和填充材料；
[0026] 图3是根据本发明所配置的三维芯片上芯片封装的横截面侧视图，其示出了根据 一个实施方案的设置在各个芯片之间的多个底层填料部分；以及
[0027] 图4是封装芯片和衬底的过程的工艺流程图，其示出了根据一个实施方案的固化 操作。
[0028] 优选实施方案的详细描述
[0029] 现在将参考附图，其中相同的参考数字标识本发明的相似的结构特征或方面。出 于解释和说明而不是限制的目的，根据本发明用作底层填料的电子材料的示例性实施方案 的部分视图展示在图1中，并且大体上由参考符号1〇〇指定。根据本发明的复合物的其它 实施方案或其方面在将要描述的图2-4中提供。在此描述的系统和方法可以用于集成电路 封装应用中，例如用于"倒装芯片"衬底上芯片（CoS)以及"芯片上芯片"（CoC)(参见图3) 应用中的底层填料材料。
[0030] 图1示出了电子组件的横截面，例如倒装芯片封装10。倒装芯片封装10包括衬底 12、芯片14、多个电互连件16,以及底层填料100。衬底10,