一种薄膜晶体管、阵列基板及其制成方法
【技术领域】
[0001] 本申请涉及显示技术领域，特别是涉及一种薄膜晶体管、阵列基板及其制成方法。
【背景技术】
[0002] 在液晶显示领域中，设有薄膜晶体管（英文：thin film transistor，简称：TFT) 的阵列基板作为液晶显示面板的开关，其结构与工艺对该液晶显示面板的显示效果影响至 关重要。而为响应目前大尺寸化需求，且降低信号传输过程中的RC延迟等问题，低成本，低 阻抗铜显然制成TFT的栅极、源极、漏极的不二选择。
[0003] 在目前的TFT制程工艺中，TFT的栅极、源极、漏极常采用钼层与铜层叠置或钛层 与铜层叠置的结构，其中，钼层和钛层作为缓冲层。在TFT制作过程中，先分别沉积缓冲层 和铜层，再经蚀刻得到对应栅极、源极、或漏极的图案。在蚀刻过程中，易产生光阻脱落，进 而导致过刻。
【发明内容】
[0004] 本申请提供一种薄膜晶体管、阵列基板及其制成方法，能够防止蚀刻时光阻脱落。
[0005] 本申请第一方面提供一种薄膜晶体管，其特征在于，包括栅极、源极和漏极，所述 源极和漏极均设置在所述栅极的同一侧，其中，所述栅极包括依序叠置的第一缓冲层、第 一铜层、第二铜层及第二缓冲层，且所述第二缓冲层设置在靠近所述源极和漏极一侧；和/ 或，所述源极和漏极均包括依序叠置的第一缓冲层、第一铜层、第二铜层及第二缓冲层，且 所述第一缓冲层设置在靠近所述栅极一侧；所述第一铜层以第一功率沉积得到，所述第二 铜层以第二功率沉积得到，且所述第一功率高于所述第二功率。
[0006] 其中，所述第一功率位于50KW至70KW之间，所述第二功率位于20KW至40KW之间。
[0007] 其中，所述第一缓冲层的厚度位于100人至200A之间，所述第一铜层的厚度位 于3000A至之间，所述第二铜层的厚度位于至2GGG人之间，所述第二缓 冲层的厚度位于100.A至200A之间。
[0008] 其中，所述第一缓冲层和所述第二缓冲层为钼膜、钛膜、或叠置的钼膜和钛膜。
[0009] 其中，所述第一缓冲层、第一铜层、第二铜层及第二缓冲层中的至少一层由物理气 相沉积制成。
[0010] 其中，还包括设置在所述栅极与所述源极和漏极之间的栅极绝缘层和沟道层。
[0011] 本申请第二方面提供一种阵列基板，包括基板和设置于基板上的多个薄膜晶体 管，其中，所述薄膜晶体管为上述的薄膜晶体管。
[0012] 本申请第三方面提供一种阵列基板的制成方法，包括：在基板上形成薄膜晶体管 的栅极；在所述栅极上形成所述薄膜晶体管的源极和漏极；其中，所述形成栅极，和/或形 成源极和漏极包括：依序形成第一缓冲层、第一铜层、第二铜层和第二缓冲层，其中，以第一 功率制成，所述第二铜层以第二功率制成，且所述第一功率高于所述第二功率；在所述第二 缓冲层上涂覆光阻，并进行蚀刻。
[0013] 其中，所述第一缓冲层、第一铜层、第二铜层及第二缓冲层中的至少一层由物理气 相沉积制成。
[0014] 其中，所述第一功率位于50KW至70KW之间，所述第二功率位于20KW至40KW之 间，所述第一缓冲层的厚度位于100人至200A之间，所述第一铜层的厚度位于3000人至 5000人之间，所述第二铜层的厚度位于1000A至2000人之间，所述第二缓冲层的厚度位 T100A至200爲之间。
[0015] 上述方案中，TFT的栅极、源极、漏极的至少一极采用第一缓冲层、第一铜层、第二 铜层及第二缓冲层结构构成，其中第一铜层的制成功率比第二铜层的制成功率高。第二缓 冲层对第二铜层起到保护作用，避免了直接蚀刻铜层而导致光阻脱落问题。而且，由于第二 铜层的制成功率较低，保证了第二铜层的表面平整性，进而保证第二缓冲层对第二铜层覆 盖的均匀性和平整性，进一步防止了光阻脱落问题，并且第一铜层的高制成功率也保证了 TFT的生成效率。
【附图说明】
[0016]图1是本申请阵列基板一实施方式的结构示意图；
[0017]图2是本申请薄膜晶体管一实施方式的结构示意图；
[0018]图3是本申请薄膜晶体管另一实施方式的结构示意图；
[0019]图4是本申请阵列基板的制成方法一实施方式的流程图；
[0020] 图5是图4所示的步骤410和/或420的子步骤流程图。
【具体实施方式】
[0021] 以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之 类的具体细节，以便透彻理解本申请。然而，本领域的技术人员应当清楚，在没有这些具体 细节的其它实施方式中也可以实现本申请。在其它情况中，省略对众所周知的装置、电路以 及方法的详细说明，以免不必要的细节妨碍本申请的描述。
[0022] 请参阅图1，图1是本申请阵列基板一实施方式的结构示意图。本实施方式中，阵 列基板100包括基板110和多个TFT 120(图1仅示范性示出基板110上的一个TFT 120进 行说明）。其中，所述基板110可以为玻璃基板或其他绝缘材料构成的透明基板。TFT 120 包括设置在所述基板110上的栅极121、源极122、漏极123。该源极122和漏极123均设置 在该栅极121远离基板110的同一侧。
[0023] 本实施方式中，TFT120还可包括设置在栅极121与源极122、漏极1225之间的 栅绝缘层（英文：gate insulator，简称：GI)124、沟道层125。所述栅绝缘层124叠置在所 述栅极121和沟道层125之间，以将所述栅极121和沟道层125绝缘。所述源极122和漏 极123位于沟道层125上的同一层，当栅极121获得大于或等于开启电压的电压时，沟道 层125感应出电子，使源极122和漏极123导通。其中，该栅绝缘层124可为氮化铝（化 学式：A1N)薄膜，该沟道层125可由金属氧化物构成，例如为铟镓锌氧化物（英文：indium gallium zinc oxide，简称：IGZ0)〇
[0024] 可选地，TFT 120还包括设置在所述沟道层125上的刻蚀阻挡层126和覆盖在所 述源极122和漏极123上的钝化层127,且所述刻蚀阻挡层126设置在所述源极122和漏极 123之间。
[0025] 可选地，为增加像素电极的开口率，源极、漏极和像素电极可是一体结构，由透明 导电薄膜构成。
[0026] 上述栅极121、源极122和漏极123的图案均由蚀刻如湿刻、干刻等工艺而得到。 具体地，请结合参阅图2,图2是本申请薄膜晶体管一实施方式中栅极、源极、漏极的任意一 极的结构示意图。本实施方式的栅极121、源极122及漏极123均包括以下结构：依序叠置 的第一缓冲层al、第一铜层a2、第二铜层a3及第二缓冲层a4。其中，栅极121的第二缓冲 层a4设置在靠近所述源极122和漏极123 -侧，源极122和漏极123的第一缓冲层al设 置在靠近所述栅极121 -侧。该第一铜层a2以第一功率沉积得到，即由沉积设备以第一功 率运作时沉积该第一铜层a2。所述第二铜层以第二功率沉积得到，即由沉积设备以第二功 率运作时沉积该第二铜层a3。且所述第一功率高于所述第二功率。
[0027] 具体地，第一缓冲层al、第一铜层a2、第二铜层a3及第二缓冲层a4中的至少一层 采用如物理气相沉积（英文：Physical Vapor Deposition，简称：PVD)等沉积方式生成。
[0028] 其中，第一缓冲层al和所述第二缓冲层a4均为金属层，可用于保护铜层并阻止铜 层的铜离子扩散。具体，第一缓冲层al和所述第二缓冲层a4可为钼膜、钛膜、或叠置的钼 膜和钛膜。如在图3所示的另一实施方式中，该第一缓冲层al包括叠置的钼膜all和钛膜 al2,第二缓冲层a4包括叠置的钼膜a41和钛膜a42。
[0029] 本实施方式中，该第一功率优选但不限定位于50KW至70KW之间，所述第二功率 优选但不限定位于20KW至40KW之间。所述第一缓冲层的厚度优选但不限定位于100A 至200A之间，所述第一铜层的厚度优选但不限定位于300人至500A之间，所述第二铜层 的厚度优选但不限定位于丨00A至200爲之间，所述第二缓冲层的厚度优选但不限定位于 丨00A,至200/\之间。在一应用实施例中，第一功率为52. 5KW，所述第二功率为32. 5KW。 所述第一缓冲层的厚度为140人，所述第一铜层的厚度为3750人，所述第二铜层的厚度为 _A，所述第二缓冲层的厚度为140A。
[0030] 可以理解的是，在其他实施方式中，TFT的栅极、源极、漏极未必均设置为上述结 构。在其他实施方式中，还可根据实际应用情况，仅对TFT的栅极设置为上述结构，或者仅 对TFT的源极和漏极设置为上述结构。
[0031] 针对上述TFT的栅极、源极和漏极采用第一缓冲层和第二缓冲层将铜层夹置其中 的结构，可达如下效果：