r>[0032] 1)上述第一缓冲层、第二缓冲层可改善了对应铜层与基板或其他结构的附着性， 且阻止其所在极的铜离子扩散，进而防止了 I-V特性下降；
[0033] 2)第二缓冲层对铜层起到保护作用，在蚀刻时，利用铜层与第二缓冲层的蚀刻选 择比降低金属蚀刻下角（英文：Tap er)，也避免GI搭线不良，进而减少静电防护（英文简 称：ESD)风险，以保证良率；
[0034] 3)对于边缘场开关（英文：Fringe Field Switching，简称：FFS)或平面转换（英 文：In-Plane Switching，简称：IPS)等液晶显示技术需要使用到的有机平坦层（英文简 称：PFA)材料时，源极和漏极的第二缓冲层可防止其铜层与PFA搭配不良的问题。
[0035] 针对上述TFT的栅极、源极和漏极采用制成功率不同的第一铜层和第二铜层作为 导电层，进行如下分析：
[0036] 高功率沉积的第一铜层可提高了铜层的制成速率，进而提高了 TFT的生产效率。 但第一铜层在成膜时会引起铜层表面局部的起伏度较大如图2、3所示，经试验其厚度的均 匀性即U%-般为15%，难以形成理论上的绝对平整表面。由于缓冲层作为辅助层，其厚 度相对铜层较小。以第一铜层厚度为5000/1为例，其第一铜膜厚区与薄区的差异往往超 过75:0羞,而第二缓冲层一般不超过300A(铜酸蚀刻缓冲层速率较慢，因此缓冲层往往较 薄）。显然，第二缓冲层往往不能有效地覆盖第一铜层表面，而导致第一铜层局部未覆盖有 第二缓冲层。故在蚀刻过程中，未覆盖有第二缓冲层的第一铜层部分往往会受到酸液的择 优攻击，使得光阻仍易与底层金属发生脱离。故在第一铜层之上继续沉积制成功率较低的 第二铜层。低功率沉积可有效改善第二铜层的表面平整性，进而使得第二铜层上的第二缓 冲层覆盖的更加均匀和完整。故本申请铜层先采用高功率制成一部分再由低功率制成剩余 部分，即保证了铜层的制成效率及生产节拍（Tact time)，也保证了铜层表面平整性，进一 步防止光阻脱落问题。
[0037] 可以理解的是，图2、3仅示意性表示出高功率铜层表面的实际常态，并不代表本 申请每个TFT的第一铜层的表面均形成图2、3所示的起伏。而且值得注意的是该起伏非为 本申请第一铜层的限定特征，本申请第一铜层理论上是要制成平整的，该起伏仅是由于第 一铜层的高功率而产生的效果。
[0038] 本申请还提供一种TFT的实施例，具体，该TFT的结构与上面实施方式中TFT的结 构，故在此不作赘述。
[0039] 请参阅图4和5,图4是本申请阵列基板的制成方法一实施方式的流程图，图5是 图4所示的步骤410和/或420的子步骤流程图。所述方法包括：
[0040] 410:在基板上形成薄膜晶体管的栅极。
[0041] 420:在所述栅极上形成所述薄膜晶体管的源极和漏极。
[0042] 其中，所述上述410中的所述形成栅极，和/或上述420中的所述形成源极和漏极 可包括以下子步骤：
[0043] 411:依序形成第一缓冲层、第一铜层、第二铜层和第二缓冲层，其中，以第一功率 制成，所述第二铜层以第二功率制成，且所述第一功率高于所述第二功率。
[0044] 该第一缓冲层、第一铜层、第二铜层及第二缓冲层中的至少一层采用如PVD等沉 积方式生成。该第一缓冲层和所述第二缓冲层均为金属层，如为钼膜、钛膜、或叠置的钼膜 和钛膜。
[0045] 本实施方式中，该第一功率优选但不限定位于50KW至70KW之间，所述第二功率 优选但不限定位于20KW至40KW之间。所述第一缓冲层的厚度优选但不限定位于丨〇〇A至 200A之间，所述第一铜层的厚度优选但不限定位于300美至500又之间，所述第二铜层 的厚度优选但不限定位于100A至2:00久之间，所述第二缓冲层的厚度优选但不限定位于 100表至200人之间。
[0046] 412:在所述第二缓冲层上涂覆光阻，并进行蚀刻。其中，该蚀刻方式包括湿刻和干 刻等方式。
[0047] 在另一实施方式中，在上述410之后，所述制成方法还可包括：在栅极上形成栅绝 缘层、沟道层，其中，所述栅绝缘层叠置在所述栅极和沟道层之间，且所述栅绝缘层可为A1N 薄膜；上述420具体为在所述沟道层上形成源极和漏极。
[0048] 在再一实施方式中，在上述420之后，所述制成方法还可包括：在沟道层上的源极 和漏极形成刻蚀阻挡层，且刻蚀阻挡层设置源极和漏极之间；在源极和漏极上形成钝化层。
[0049] 上述方案中，TFT的栅极、源极、漏极的至少一极采用第一缓冲层、第一铜层、第二 铜层及第二缓冲层结构构成，其中第一铜层的制成功率比第二铜层的制成功率高。第二缓 冲层对第二铜层起到保护作用，避免了直接蚀刻铜层而导致光阻脱落问题。而且，由于第二 铜层的制成功率较低，保证了第二铜层的表面平整性，进而保证第二缓冲层对第二铜层覆 盖的均匀性和平整性，进一步防止了光阻脱落问题，并且第一铜层的高制成功率也保证了 TFT的生成效率。
[0050] 以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本 发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的 技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1. 一种薄膜晶体管，其特征在于，包括栅极、源极和漏极，所述源极和漏极均设置在所 述栅极的同一侧，其中， 所述栅极包括依序叠置的第一缓冲层、第一铜层、第二铜层及第二缓冲层，且所述第二 缓冲层设置在靠近所述源极和漏极一侧； 和/或，所述源极和漏极均包括依序叠置的第一缓冲层、第一铜层、第二铜层及第二缓 冲层，且所述第一缓冲层设置在靠近所述栅极一侧； 所述第一铜层以第一功率沉积得到，所述第二铜层以第二功率沉积得到，且所述第一 功率高于所述第二功率。2. 根据权利要求1所述的薄膜晶体管，其特征在于，所述第一功率位于50KW至70KW之 间，所述第二功率位于20KW至40KW之间。3. 根据权利要求1所述的薄膜晶体管，其特征在于，所述第一缓冲层的厚度位于MWA 至200人之间，所述第一铜层的厚度位于3000A至5000A之间，所述第二铜层的厚度位 于1000A至2000A之间，所述第二缓冲层的厚度位干IOOA至200人之间。4. 根据权利要求1所述的薄膜晶体管，其特征在于，所述第一缓冲层和所述第二缓冲 层为钼膜、钛膜、或叠置的钼膜和钛膜。5. 根据权利要求1所述的薄膜晶体管，其特征在于，所述第一缓冲层、第一铜层、第二 铜层及第二缓冲层中的至少一层由物理气相沉积制成。6. 根据权利要求1所述的薄膜晶体管，其特征在于，还包括设置在所述栅极与所述源 极和漏极之间的栅极绝缘层和沟道层。7. -种阵列基板，其特征在于，包括基板和设置于基板上的多个薄膜晶体管，其中，所 述薄膜晶体管为权利要求1至6任一项所述的薄膜晶体管。8. -种阵列基板的制作方法，其特征在于，包括： 在基板上形成薄膜晶体管的栅极； 在所述栅极上形成所述薄膜晶体管的源极和漏极； 其中，所述形成栅极，和/或形成源极和漏极包括： 依序形成第一缓冲层、第一铜层、第二铜层和第二缓冲层，其中，以第一功率制成，所述 第二铜层以第二功率制成，且所述第一功率高于所述第二功率； 在所述第二缓冲层上涂覆光阻，并进行蚀刻。9. 根据权利要求8所述的方法，其特征在于，所述第一缓冲层、第一铜层、第二铜层及 第二缓冲层中的至少一层由物理气相沉积制成。10. 根据权利要求8或9所述的方法，其特征在于，所述第一功率位于50KW至70KW之 间，所述第二功率位于20KW至40KW之间，所述第一缓冲层的厚度位于IOOA至2:00?之 间，所述第一铜层的厚度位于3000人至5000A之间，所述第二铜层的厚度位于1000A 至2000A之间，所述第二缓冲层的厚度位于IOOA至200美之间。
【专利摘要】本申请公开了一种薄膜晶体管、阵列基板及其制成方法，其中，该薄膜晶体管包括栅极、源极和漏极，所述源极和漏极均设置在所述栅极的同一侧，其中，所述栅极包括依序叠置的第一缓冲层、第一铜层、第二铜层及第二缓冲层，且所述第二缓冲层设置在靠近所述源极和漏极一侧；和/或，所述源极和漏极均包括依序叠置的第一缓冲层、第一铜层、第二铜层及第二缓冲层，且所述第一缓冲层设置在靠近所述栅极一侧；所述第一铜层以第一功率沉积得到，所述第二铜层以第二功率沉积得到，且所述第一功率高于所述第二功率。通过上述方式，能够防止蚀刻时光阻脱落。
【IPC分类】H01L29/786, H01L29/40, H01L21/77, H01L29/423, H01L27/12, H01L29/417
【公开号】CN105185840
【申请号】CN201510716083
【发明人】周志超, 武岳
【申请人】深圳市华星光电技术有限公司
【公开日】2015年12月23日
【申请日】2015年10月28日