半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种半导体装置。
【背景技术】
[0002]为了应对近年来的对电力电子领域中的电源设备的小型化、高性能化的要求，在电力用半导体装置中关注高耐压化、大电流化，并且关注针对低损耗化、高破坏耐量化、高速化的性能的改善。作为这些能够实现大电流化、低损耗化的电力用半导体装置，公知有通过MOS栅(由金属-氧化膜-半导体构成的绝缘栅)驱动的MOS功率器件。
[0003]作为该MOS功率器件的MOS栅结构，众所周知有在半导体基板上呈平板状地设置了 MOS栅的平面栅结构和在形成于半导体基板的沟槽内埋入有MOS栅的沟槽栅结构这两种结构。在目前的垂直型功率器件中，由于容易获得结构上低导通电阻的特性，所以沟槽栅结构备受关注。
[0004]作为该沟槽栅结构的垂直型MOS功率器件，提出了如下装置:配设为在并排沟槽间的长度方向上交替出现P型沟道区和η型半导体基板的各表面，选择性地形成在该P型沟道区的表面层的η+型发射区的表面形状在沟槽侧变宽，在沟槽间的中央侧变窄(例如，参照下述专利文献I)。
[0005]另外，作为其它的垂直型MOS功率器件，为了实现电力变换装置整体的小型化，正在开发在同一半导体基板(半导体芯片)中内置绝缘栅型双极晶体管(IGBT)和与该IGBT反向并联连接的续流二极管(FWD)并进行一体化的结构的反向导通型IGBT (RC-1GBT)。
[0006]对现有的RC-1GBT进行说明。图18是表示现有的RC-1GBT的结构的平面图。图19是表示沿图18的切割线ΑΑ-ΑΑ’的截面结构的剖面图。如图18、19所示，现有的RC-1GBT在成为η漂移区101的同一 η型半导体基板上具备通常的场终止型IGBT(FS-1GBT)和与该FS-1GBT反向并联连接的FWD。
[0007]通常，对于RC-1GBT而言，为了使FWD与FS-1GBT反向并联连接，具有将构成η型半导体基板的正面侧的MOS栅结构的P基区设为P阳极区105-2，将设置于η型半导体基板的背面侧的P+集电区111的一部分置换为η+阴极区112的结构。具体而言，在同一 η型半导体基板设有设置了 FS-1GBT的IGBT部121和设置了 FWD的FWD部122。
[0008]在IGBT部121中，在η型半导体基板的正面侧设有由沟槽102、栅极绝缘膜103、栅极104、ρ基区105-1、η+发射区106和ρ +接触区107构成的沟槽栅型的MOS栅结构以及发射极109。ρ基区105-1在相邻的沟槽102之间的台面部(被夹在相邻的沟槽102间的区域)中，在沟槽102的长度方向上以预定的间隔配置。
[0009]由沟槽102、栅极绝缘膜103和栅极104构成的沟槽栅设置为从IGBT部121到FWD部122，在与IGBT部121同FWD部122并排的方向(短边方向)正交的方向(长度方向)延伸的条纹状。在FWD部122中，在相邻的沟槽102之间的台面部，在η型半导体基板的正面的整个面设有P阳极区105-2。
[0010]P阳极区105-2与发射极109导通连接。在η型半导体基板的背面侧，在IGBT部121设有p+集电区111，在FWD部122设有n+阴极区112。在p+集电区111和n+阴极区112与η漂移区101之间设有η缓冲层110。集电极113与ρ +集电区111和η +阴极区112接触。符号108为层间绝缘膜。
[0011]作为这样的RC-1GBT，提出了如下的集电极短路型的装置:在半导体芯片的正面以与通常的IGBT相同的图案反复配置MOS栅结构，在半导体芯片的背面并排配置有FWD部的η+阴极区和IGBT部的ρ +集电区(例如，参照下述专利文献2)。
[0012]另外，作为其它RC-1GBT，提出了如下装置:在包含η型漂移层的半导体基板交替反复配置作为IGBT元件动作的IGBT部和作为二极管元件动作的二极管区域，在二极管区域中的最靠近IGBT部侧且在η型漂移层的表层部设有从η型漂移层抽出空穴的ρ型的肖特基接触区(例如，参照下述专利文献3)。
[0013]另外，作为其它RC-1GBT，提出了如下装置:设计为在半导体基板的第一主面侧的第一区域设置发射层、在第二区域不设置发射层的结构，并且设计为在半导体基板的第二主面侧的第一区域设置集电层、在第二区域设置阴极层的结构(例如，参照下述专利文献4) ο
[0014]另外，作为其它RC-1GBT，提出了如下装置:在二极管部的基板正面侧以不同的间隔形成多个沟槽栅，进一步在沟槽栅间的间隔窄的一方形成η型发射区和ρ型基区(例如，参照下述专利文献5)。
[0015]另外，作为具备台面部的装置，提出了如下半导体装置:在基板正面侧具备沟槽的垂直型的二极管中，沟槽以不同的间隔配置，且具备在沟槽的短边方向上的沟槽间的间隔长的区域和短的区域这两个区域(例如，参照下述专利文献6)。
[0016]另外，作为其它RC-1GBT，提出了如下装置。在层间绝缘膜的表面和第二沟槽的内表面，使用钛(Ti)和/或钨(W)等形成阻挡金属。发射极(阳极)电极隔着阻挡金属而与P基(阳极)层、η发射区和ρ接触区接触(例如，参照下述专利文献7(第0054、0080段，图 5))。
[0017]另外，作为其它RC-1GBT，提出了如下装置。背面电极以与P型集电区和η型阴极区这两方接触的方式形成在第二主面上，且具有从第二主面侧起依次层叠的钛层、镍(Ni)层和金(Au)层。钛层与ρ型集电区和η型阴极区这两方欧姆接触(例如，参照下述专利文献8) ο
[0018]另外，作为其它RC-1GBT，提出了 IGBT区域与FWD区域相互邻接地交替设置且具有宽度不同的两种FWD区域的装置(例如，参照下述专利文献9(第0068段，图6))。在下述专利文献9中，通过将作为宽度宽的区域的FWD区域的宽度(将作为宽度窄的区域的FWD区域夹在其间的两个沟道间距离)设为170 μ m以上，从而使作为FWD区域不发挥功能的区域的比例相对减少而抑制正向电压的snapback。
[0019]另外，作为其它RC-1GBT，提出了如下装置。在IGBT部的ρ基极层设有在沟槽的深度方向比发射区和接触区深的浮置层。在二极管部不设置浮置层和发射区。二极管部的栅极为发射极电位(例如，参照下述专利文献10)。在下述专利文献10中，通过设置浮置层，从而抑制从IGBT部的接触区向二极管部的过多的空穴注入。
[0020]现有技术文献
[0021]专利文献
[0022]专利文献1:日本特开2008-034794号公报
[0023]专利文献2:日本特开2005-101514号公报
[0024]专利文献3:日本特开2009-071217号公报
[0025]专利文献4:日本特开2008-053648号公报
[0026]专利文献5:日本特开2012-009629号公报
[0027]专利文献6:日本特开2008-047565号公报
[0028]专利文献7:日本特开2009-027152号公报
[0029]专利文献8:日本特开2013-012783号公报
[0030]专利文献9:日本特开2010-171385号公报
[0031]专利文献10:日本特开2012-043890号公报
【发明内容】
[0032]技术问题
[0033]然而，在上述的现有技术中，在IGBT部，以较窄的间距将沟槽配置成沿着与沟槽并排的方向正交的方向延伸的条纹状。因此，在FWD部中不设置从基板正面贯通ρ阳极区(P基区)与η漂移层的肖特基接合的沟槽的情况下，设置在IGBT部的最靠近FWD部侧的沟槽的底部，在断开状态下电场强度集中，存在耐压降低的问题。
[0034]另外，在上述的专利文献2中，由于在IGBT部整体上部分地设置FWD部，所以载流子从FWD部得到抽出，IGBT部的载流子减少而导致导通电阻升高，因而有可能使导通电压升高。另外，像上述的专利文献4那样，在FWD部的基板正面侧整体设置ρ阳极区的构成中，虽然FWD部中的电场强度得到缓和，但在FWD部中，空穴的注入效率增加，且反向恢复电流增加，因此导致IGBT的导通损耗增加，除此之外，还存在FWD的反向恢复耐量降低的问题。
[0035]本发明为了消除上述现有技术的问题点，目的在于提供一种在将绝缘栅型双极晶体管与二极管内置于同一半导体基板并使其一体化的结构的反向导通型半导体装置中，能够提高二极管特性的半导体装置。
[0036]技术方案
[0037]为了解决上述课题，实现本发明的目的，本发明的半导体装置在成为第一导电型的漂移区的半导体基板上具备设有绝缘栅型双极晶体管的第一元件区域和设有二极管的第二元件区域，具有如下特征。在上述半导体基板的正面，在从上述第一元件区域到上述第二元件区域设有多个沟槽，其是与上述第一元件区域和上述第二元件区域并排的方向正交的长度方向延伸的条纹状。沿着上述沟槽的侧壁和底面而设有栅极绝缘膜。在上述沟槽的内部的、上述栅极绝缘膜的内侧设有栅极。在上述第一元件区域的相邻的上述沟槽之间的台面部选择性地设有第二导电型的基区。在上述第二元件区域的相邻的上述沟槽之间的台面部选择性地设有第二导电型的阳极区。在上述基区的内部选择性地设有第一导电型的发射区。设有与上述基区、上述发射区和上述阳极区接触的第一电极。在上述第一元件区域中，在上述半导体基板的背面设有第二导电型的集电区。在上述第二元件区域中，在上述半导体基板的背面设有第一导电型的阴极区。设有与上述集电区和上述阴极区接触的第二电极。并且，在上述第二元件区域的相邻的上述沟槽之间的台面部，沿着上述沟槽的长度方向而交替反复地配置有上述阳极区与上述漂移区。在由上述阳极区以及被该阳极区和该阳极区的在上述沟槽的长度方向相邻的上述阳极区所夹的部分中的上述漂移区构成的单位区域中，该阳极区所占的比例为50%以上且小于100%。
[0038]另外，对于本发明的半导体装置而言，在上述的发明中，从上述相邻的上述阳极区分别向上述台面部扩展的内置耗尽层彼此相互连接。
[0039]另外，为了解决上述课题，实现本发明的目的，本发明的半导体装置在成为第一导电型的漂移区的半导体基板上具备设有绝缘栅型双极晶体管的第一元件区域和设有二极管的第二元件区域，具有如下特征。在上述半导体基板的正面，在从上述第一元件区域到上述第二元件区域设有多个沟槽，其是在与上述第一元件区域和上述第二元件区域并排的方向正交的长度方向延伸的条纹状。沿着上述沟槽的侧壁和底面而设有栅极绝缘膜。在上述沟槽的内部的、上述栅极绝缘膜的内侧设有栅极。在上述第一元件区域的相邻的上述沟槽之间的台面部选择性地设有第二导电型的基区。在上述第二元件区域的相邻的上述沟槽之间的台面部选择性地设有第二导电型的阳极区。在上述基区的内部选择性地设有第一导电型的发射区。设有与上述基区、上述发射区和上述阳极区接触的第一电极。在上述第一元件区域中，在上述半导体基板的背面设有第二导电型的集电区。在上述第二元件区域中，在上述半导体基板的背面设有第一导电型的阴极区。设有与上述集电区和上述阴极区接触的第二电极。并且，在上述第二元件区域的相邻的上述沟槽之间的台面部，沿着上述沟槽的长度方向而交替反复地配置有上述阳极区与上述漂移区。上述第一电极进一步与上述第二元件区域中的上述漂移区接触。并且，在由上述阳极区以及被该阳极区和该阳极区的在上述沟槽的长度方向上相邻的上述阳极区所夹的部分中的上述漂移区构成的单位区域中，该阳极区所占的比例小于50%。
[0040]另外，对于本发明的半导体装置而言，在上述的发明中，从上述相邻的上述沟槽分别向该沟槽间的台面部扩展的内置耗尽层彼此相互连接。
[0041]有益效果
[0042]根据本发明的半导体装置，是将绝缘栅型双极晶体管与二极管内置于同一半导体基板并使其一体化的结构的反向导通型半导体装置，能够降低反向恢复电流，能够降低反向恢复损耗，因此起到能够提尚一■极管特性的效果。
【附图说明】
[0043]图1是表示实施方式一的半导体装置的结构的平面图。
[0044]图2是表示沿图1的切割线A-A’的截面结构的剖面图。