实施例，栅极材料层材质为氧化物，首先采用氧化工艺或者原位水汽生成工艺(ISSG)等工艺在沟道外侧形成氧化层，然后沉积多晶硅作为栅极。
[0056]参见图2所示结构，本发明提供一种FinFET半导体器件的制备方法，该方法主要包括:
[0057]首先，提供一半导体衬底1，参见图3所示的结构示意图。
[0058]优选的，制备第一凸起51和第二凸起52的过程包括:
[0059]在半导体衬底I的左半侧区域的上表面覆盖一图案化的掩膜层2，以掩膜层2为掩膜，刻蚀，形成第一凹槽，形成如图4所示的结构示意图。
[0060]在第一凹槽的上表面及半导体衬底I的未刻蚀的上表面之上覆盖一氮化物层3，氮化物3的上表面呈水平状态，形成参见图5所示的结构示意图。
[0061]采用机械研磨工艺，使所述半导体衬底I的未刻蚀的上表面与所述第一凹槽内的氮化物的上表面位于同一水平面，机械研磨之后，氮化层3由原来的结构变成氮化层31的结构，形成参见图6所示的结构示意图。
[0062]覆盖一图案化的掩膜层42于半导体衬底的未刻蚀的上表面之上，以及覆盖一图案化的掩膜层41于氮化层31的上表面，形成参见图7所示的结构示意图。
[0063]以掩膜层42为掩膜，刻蚀掩膜层42下方的半导体衬底，以及以掩膜层41为掩膜，刻蚀掩膜层41下方的氮化层31至半导体衬底I的上表面，其中，刻蚀掩膜层42下方的半导体衬底的深度与氮化层31的厚度相同，形成参见图8-9所述的结构示意图。
[0064]继续向下刻蚀预定深度，该预定深度即为后续制作栅极所需要的深度，形成参见图10所示的结构示意图。
[0065]去除掩膜层41和掩膜层42，在半导体衬底上形成第一凸起51和第二凸起52，形成参见图11所示的结构示意图。
[0066]继续，首先于半导体衬底I的上表面及第一凸起的上表面和侧壁及第二凸起的上表面和侧壁覆盖一氧化层6，形成参见图12所示的结构示意图，继续，覆盖一图案化的掩膜层，刻蚀去除第一凸起顶部和部分侧壁的氧化层，以及第二凸起和部分侧壁的氧化层，刻蚀后，氧化层6形成氧化层层61所示的结构，形成参见图13所示的结构示意图。
[0067]继续，覆盖一高K介电材料层7于氧化物61的上表面、第一凸起51的侧壁和上表面以及52第二凸起的侧壁和上表面，形成参见图14所示的结构示意图。
[0068]最后，覆盖一栅极材料层8于所述高K介电材料层7之上，覆盖以图案化的掩膜层与栅极材料层8之上，以图案化的掩膜层为掩膜，刻蚀栅极材料层至第二凸起52的上表面，形成参见图1所示的本发明的FinFET半导体器件。
[0069]作为一种优选实施例，氮化物的材质为氮化硅。
[0070]可以看出，本方法的实施例是对本发明阐述的FinFET半导体器件的制备方法的阐述，因此，在FinFET半导体器件的实施例中公开的技术特征在本方法实施例中继续有效，同样，在FinFET半导体器件的制备方法的实施例中公开的内容在本发明的FinFET半导体器件的实施例中也有效，在此不予赘述。
[0071]综上所述，本发明提出了一种FinFET半导体器件及其制备方法，通过提供一制备有第一凸起和第二凸起的半导体衬底，依次制备氧化物层、高K节点材料层和栅极材料层，制备包括半导体衬底、高K介电材料层和栅极材料层的FinFET器件，本技术方案效制备了包括4T-FinFET和3T_FinFET的栅极，同时又将两个栅极整合在一起，有效克服了传统方案无法将用化学机械研磨将Fin顶端的栅极去掉后很难将4T-FinFET和3T_FinFET整合到一起的问题，同时克服了通过增加一道光罩将指定的Fin顶端的栅极刻蚀掉给photo的alignment带来的问题。
[0072]前面所述的本项发明相关说明只限于某一个实例；只要是具备本项发明所属技术领域的常规知识，在无需变更本项发明技术性思想或者必要特点，就能将本项发明变更为其他形态。因此，前面所述的实例涵盖本项发明的任何一种实施形态，并不仅仅局限于本说明书中的形态。例如，定义为单一型的各构成要素可分散实施；同样，定义为分散的构成要素，也能以结合形态实施。
[0073]本项发明的范畴并不局限于上述详细说明，可涵盖后面所述的专利申请范围；从专利申请范围的定义、范围以及同等概念中导出的所有变更或者变更形态均包括在本项发明的范畴内。
【主权项】
1.一种FinFET器件，其特征在于，所述FinFET器件包括: 制备有第一凸起和第二凸起的半导体基底； 高K介电材料层，位于所述半导体衬底的上表面之上，覆盖所述半导体衬底的上表面、第一凸起的上表面及侧表面及第二凸起的侧壁； 栅极材料层，位于所述高K介电材料层之上，其中，所述栅极材料层的上表面与所述第二凸起的上表面位于同一水平面。2.如权利要求1所述的FinFET器件，其特征在于，所述FinFET器件还包括: 氧化物层，位于所述高K介电材料层与所述半导体基底之间。3.如权利要求2所述的FinFET器件，其特征在于，所述氧化物层的材质为氧化硅。4.如权利要求1所述的FinFET器件，其特征在于，所述半导体基底的材质为单晶硅。5.如权利要求1所述的FinFET器件，其特征在于，所述高K介电材料层的材质为Hf02。6.如权利要求1所述的FinFET器件，其特征在于，所述栅极材料层材质为金属。7.如权利要求1所述的FinFET器件，其特征在于，所述栅极材料层材质为氧化物。8.一种FinFET器件的制备方法，其特征在于，所述制备方法包括: 提供一半导体衬底； 于半导体衬底上制备第一凸起和第二凸起，形成半导体基底； 于所述半导体基底的上表面的除所述第一凸起和所述第二凸起之外区域覆盖一氧化物层； 覆盖一高K介电材料层于所述氧化物的上表面、所述第一凸起的侧壁和上表面以及所述第二凸起的侧壁和上表面； 制备一栅极材料层于所述除第二凸起上方的高K介电材料层之上，使所述栅极材料层的上表面与所述第二凸起的上表面位于同一水平面。9.如权利要求8所述的制备方法，其特征在于，所述方法中，于半导体衬底上制备第一凸起和第二凸起的步骤还包括: 于半导体衬底上制备一凹陷； 覆盖一氮化物层于所述第一凹陷及所述半导体衬底之上，所述第一凹陷及所述半导体衬底之上的氮化物层处于同一水平面； 采用化学机械研磨工艺，使所述第一凹陷内的氮化物层的上表面与所述半导体衬底的上表面位于同一水平面； 覆盖一第一掩膜层于所述氮化物层之上，以及覆盖一第二掩膜层于所述半导体衬底的不包括第一凹陷部分的上表面之上； 以第一掩膜层及第二掩膜层为研磨，向下刻蚀，至所述第一掩膜层之下的半导体衬底露出预设高度； 去除所述第一掩膜层、所述第二掩膜层及所述第一掩膜层下方的氮化物层，形成第一凸起和第二凸起。10.如权利要求9所述的的制备方法，其特征在于，所述氮化物为氮化硅。11.如权利要求8所述的的制备方法，其特征在于，所述方法中，制备栅极材料层使所述栅极材料层的上表面与所述第二凸起的上表面位于同一水平面的步骤还包括: 覆盖一栅极材料层于所述高K介电材料层之上；刻蚀，去除所述第二凸起上表面之上的高K节点材料层及栅极材料层。
【专利摘要】本发明涉及半导体器件结构技术领域，尤其涉及一种FinFET半导体器件及其制备方法，通过提供一制备有第一凸起和第二凸起的半导体衬底，依次制备氧化物层、高K节点材料层和栅极材料层，制备包括半导体衬底、高K介电材料层和栅极材料层的FinFET器件，本技术方案有效制备了包括4T-FinFET和3T-FinFET的栅极，同时又将两个栅极整合在一起，有效克服了传统方案无法将用化学机械研磨将Fin顶端的栅极去掉后很难将4T-FinFET和3T-FinFET整合到一起的问题，同时克服了通过增加一道光罩将指定的Fin顶端的栅极刻蚀掉给photo的alignment带来的问题。
【IPC分类】H01L29/78, H01L21/336
【公开号】CN105226098
【申请号】CN201510662388
【发明人】黄秋铭
【申请人】上海华力微电子有限公司
【公开日】2016年1月6日
【申请日】2015年10月14日