具有金属层于漂移区之上的半导体元件的制作方法
【技术领域】
[0001] 本发明是有关于一种半导体元件，且更特别是有关于一种具有金属层于漂移区之 上的半导体元件。
【背景技术】
[0002] 超高压半导体兀件（Ultra-highvoltagesemiconductordevice)是广泛地使 用于显示元件、可携式元件、与许多其他应用中。超高压半导体元件的设计目标是在室温 与高温环境中皆包括高的崩溃电压（breakdownvoltage)、低的特定导通电阻（specific on-resistance)、与高的可靠度。然而，由于超高压半导体元件的尺寸缩减,欲达成这些设 计目标变得极具挑战性。
【发明内容】
[0003] 根据本发明的一实施例，一种半导体元件，包括一衬底、一漂移区（drift region)、一绝缘层、一栅极层（gatelayer)以及一金属层。漂移区配置于衬底中。绝缘层 配置于衬底之上且覆盖漂移区，绝缘层包括一第一边缘与一第二边缘，第二边缘相对于第 一边缘。栅极层配置于衬底之上且覆盖绝缘层的第一边缘。金属层配置于衬底与绝缘层之 上，金属层包括一金属部分，金属部分连接于栅极层且重叠于绝缘层的第一边缘。金属部分 包括一第一边缘，金属部分的第一边缘位于比金属部分的相对的一第二边缘更接近于绝缘 层的一中央部分之处。沿一通道长度方向由金属部分的第一边缘至绝缘层的第一边缘的一 距离是a。由绝缘层的第一边缘至绝缘层的第二边缘的一距离是L。a/L比值是等于或高于 0. 46 〇
[0004] 根据本发明的另一实施例，一种半导体元件包括一衬底、一漂移区、一绝缘层、一 栅极层以及一金属层。漂移区配置于衬底中。绝缘层配置于衬底之上且覆盖漂移区，绝缘 层包括一第一边缘与一第二边缘，第二边缘相对于第一边缘。栅极层配置于衬底之上且覆 盖绝缘层的第一边缘。金属层配置于衬底与绝缘层之上，金属层包括一金属部分，金属部分 是可连接以接收一开机电压且重叠于绝缘层。金属部分包括一第一边缘，该第一边缘位于 比该金属部分的相对的一第二边缘更接近于绝缘层的一中央部分之处。沿一通道长度方向 由金属部分的第一边缘至绝缘层的第二边缘的一距离是a。由绝缘层的第一边缘至绝缘层 的第二边缘的一距离是L。b/L比值是等于或低于0. 3。
[0005] 根据本发明的又一实施例，一种集成电路包括一衬底、一漂移区、一绝缘层、一栅 极层以及一金属层。衬底包括一高侧操作区、一低侧操作区与一超高压金属氧化物半导体 区，超高压金属氧化物半导体区是配置于高侧操作区与低侧操作区之间。漂移区配置于衬 底的超高压金属氧化物半导体区中。绝缘层配置于衬底之上且覆盖漂移区，绝缘层包括一 第一边缘与一第二边缘，第二边缘相对于第一边缘。栅极层配置于衬底之上且覆盖绝缘层 的第一边缘。金属层配置于衬底与绝缘层之上，金属层包括一金属部分，金属部分是连接于 栅极层且重叠于绝缘层的第一边缘。金属部分包括一第一边缘，第一边缘位于比金属部分 的相对的一第二边缘更接近于绝缘层的一中央部分之处。沿一通道长度方向由金属部分的 第一边缘至绝缘层的第一边缘的一距离是a。由绝缘层的第一边缘至绝缘层的第二边缘的 一距离是L。a/L比值是等于或高于0. 46。
【附图说明】
[0006] 图1绘示根据本发明的一实施例的具有超高压金属氧化物半导体元件 (Ultra-HighVoltageMetal-Oxide-Semiconductordevice，UHVMOSdevice)的集成电 路的上视图。
[0007] 图2A绘示根据本发明的一实施例的超高压金属氧化物半导体元件的上视图。
[0008] 图2B绘示仅绘示金属层及没有绝缘层形成的氧化定义区域（OxideDefinedarea, 0Darea)的图2A的超高压金属氧化物半导体元件的另一个上视图。
[0009] 图2C绘示沿着图2A的A-A'剖面线的超高压金属氧化物半导体元件的剖面图。
[0010] 图3绘示不同的样品1至样品6的崩溃电压（breakdownvoltage,BVD)试验结果 的示意图。
[0011] 【符号说明】
[0012] 100:集成电路
[0013] 100a、100b:阱
[0014] 110:高压侧操作区
[0015] 120:低压侧操作区
[0016] 130、140:超高压金属氧化物半导体元件
[0017] 150:金属层
[0018] 160:超高压金属氧化物半导体区
[0019] 170:自屏蔽区
[0020]180:高压内连区
[0021] 200:衬底
[0022]211、212、213:N型埋入层
[0023]221、222 :高压N型阱
[0024]231、232、233:P型阱
[0025] 240:漂移区
[0026] 240a:第一部分
[0027] 240b:第二部分
[0028]242:P型顶层
[0029]244:N型阶层
[0030] 250:绝缘层
[0031]251、252、253、254 :场氧化部分
[0032]252a、252b、343a、343b、344a、344b:边缘
[0033] 260:栅极氧化层
[0034] 270:栅极层
[0035] 280 :间隔物
[0036] 291、292、293 :N+区
[0037] 300 :P+ 区
[0038] 310:层间介电层
[0039] 320:第一金属层
[0040] 321、322、323、324、325、326:第一金属层部分
[0041] 330:金属间介电层
[0042] 340:第二金属层
[0043] 341、342、343、344、345:第二金属层部分
[0044]C:中央部分
[0045]a、b、L:距离
[0046] A-A'：剖面线
[0047]Vbulk :本体电压
[0048]VB:开机电压
[0049]VD :漏极电压
[0050]VG:栅极电压
[0051]Vs:源极电压
[0052]0D :氧化定义区域
[0053]B :基极端
[0054] D :漏极端
[0055] G :栅极端
[0056]S:源极端
【具体实施方式】
[0057] 下文中将参照所附图式对本发明的实施例进行详细地解说。所有图式当中将尽可 能地使用相同的元件符号来表示相同的或类似的部件。
[0058] 图1绘示根据本发明的一实施例的具有超高压金属氧化物半导体元件 (Ultra-HighVoltageMetal-Oxide-Semiconductordevice，UHVMOSdevice)的集成电路 (IC) 100的上视图。如图1所示，集成电路100是形成于具有2个阱100a与100b的衬底上。 衬底包括一高压侧操作区（HighvoltageSideOperatingRegion,HS0R) 110以及一低压 侧操作区（LowvoltageSideOperatingRegion，LS0R) 120。高压侧操作区 110 是位于通 过2个阱100a与100b所围绕的区域之内。低压侧操作区120是位于通过2个阱100a与 l〇〇b所围绕的区域的左侧以及下侧。集成电路100包括位于高压侧操作区110与低压侧操 作区120之间的2个超高压金属氧化物半导体元件130与140。超高压金属氧化物半导体元 件130与140为相似的结构，但可具有不同的操作电压，例如是栅极电压（gatevoltage)、 源极电压（sourcevoltage)、漏极电压（drainvoltage)、与体电压（bulkvoltage)。超高 压金属氧化物半导体元件130与140皆具有高于500伏特（V)的相对高的崩溃电压。虽然 图1仅绘示2个超高压金属氧化物半导体元件130与140,仍可形成另外的半导体元件（例 如是低电压金属氧化物半导体兀件（Low-VoltageMetal-Oxide-Semiconductordevice， LVM0Sdevice)、双极结晶体管（BipolarJunctionTransistors，BJTs)、电容、电阻等等） 于高压侧操作区110中。形成于高压侧操作区110中的半导体元件是连接于高于500伏特 的接地电压（groundvoltage)。相似地，另外的半导体元件（例如是低电压金属氧化物半 导体元件、双极结晶体管、电容、电阻等等）可形成于低压侧操作区120中。形成于低压侧操 作区120中的半导体元件是连接于约0伏特的接地电压。本文所述的接地电压是指一参考 电压。集成电路100亦包括围绕高压侧操作区110的一金属层150。在操作集成电路100 的期间，是施加一开机电压（bootvoltage,VB)于金属层150。
[0059] 图2A是根据一实施例的超高压金属氧化物半导体元件130的放大上视图。图2B 是图2A的超高压金属氧化物半导体元件130的另一个放大上视图，仅绘示金属层及没有绝 缘层形成的氧化定义（OxideDefined,