积工艺、化学气相沉积工艺或原子层沉积工艺形成覆盖层。
[0027]此外，作为示例，在伪栅极结构102的两侧形成有侧壁结构103，其中，侧壁结构103至少包括氧化物层和/或氮化物层。形成侧壁结构103的方法为本领域技术人员所公知，在此不再加以赘述。在侧壁结构103两侧的半导体衬底100中形成有源/漏区，在源/漏区的顶部形成有自对准硅化物，为了简化，图示中予以省略。
[0028]接着，如图1B所示，在半导体衬底100上形成层间介电层，以覆盖伪栅极结构102和侧壁结构103，并完全填充凹坑101’。所述层间介电层包括自下而上层叠的第一层间介电层104和第二层间介电层105，其中，第一层间介电层104的厚度大于伪栅极结构102的高度，以使第一层间介电层104的位于凹坑101’上方部分的上表面低于伪栅极结构102的上表面，后续实施化学机械研磨时，研磨液对第二层间介电层105的研磨速率低于对第一层间介电层104的研磨速率。作为示例，在本实施例中，第一层间介电层104的构成材料为HARP ( 一种氧化物)，第二层间介电层105的构成材料为TE0S (正硅酸乙酯)。需要说明的是，在形成所述层间介电层之前，先在半导体衬底100上形成接触孔蚀刻停止层106，覆盖伪栅极结构102、侧壁结构103和凹坑101’的侧壁及底部。采用本领域技术人员所熟习的各种适宜的工艺分别形成接触孔蚀刻停止层106和所述层间介电层，例如，采用共形沉积工艺形成接触孔蚀刻停止层106，采用化学气相沉积工艺形成所述层间介电层。
[0029]接着，如图1C所示，执行第一化学机械研磨，直至露出接触孔蚀刻停止层106的顶部，以完全去除对准标记区的有源区(包括所述源/漏区、伪栅极结构102和侧壁结构103)上方的第二层间介电层105。此时，浅沟槽隔离结构101的上方除第一层间介电层104外还有部分第二层间介电层105。
[0030]接着，如图1D所示，执行第二化学机械研磨，直至去除接触孔蚀刻停止层106的位于伪栅极结构102顶部的部分，露出伪栅极结构102的顶部。由于所述研磨的研磨液对第二层间介电层105的研磨速率低于对第一层间介电层104的研磨速率，位于浅沟槽隔离结构101上方的第一层间介电层104的损耗将大为降低，相对现有技术而言，可以提升所述研磨结束后的层间介电层的厚度。
[0031]至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明，后续去除伪栅极结构102于留下的凹槽中形成金属栅极结构，在层间介电层中形成连通半导体衬底的有源区的接触孔时，在层间介电层上形成的掩膜层的高度也随之增加，当实施光刻将接触孔的图案形成于掩膜层中时，将会增强掩膜层对于光学信号的反映，进而确保所需形成的接触孔的特征尺寸以及对准有源区的精度。
[0032]参照图2，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，用于简要示出制造工艺的流程。
[0033]在步骤201中，提供具有对准标记区的半导体衬底，在所述半导体衬底中形成有环绕包围所述对准标记区的浅沟槽隔离结构，在浅沟槽隔离结构的顶部与半导体衬底的上表面之间形成有凹坑；
[0034]在步骤202中，在半导体衬底上形成作为对准标记的伪栅极结构；
[0035]在步骤203中，在半导体衬底上依次形成接触孔蚀刻停止层和层间介电层，覆盖伪栅极结构并完全填充所述凹坑，所述层间介电层包括自下而上层叠的第一层间介电层和第二层间介电层，后续实施化学机械研磨时，研磨液对第二层间介电层的研磨速率低于对第一层间介电层的研磨速率；
[0036]在步骤204中，执行所述化学机械研磨，直至露出伪栅极结构的顶部。
[0037][示例性实施例二]
[0038]接下来，可以通过后续工艺完成整个半导体器件的制作，包括:去除位于伪栅极结构102中的牺牲栅电极层102b，得到栅沟槽，采用传统工艺完成对牺牲栅电极层102b的去除，例如干法蚀刻或湿法蚀刻，其中，干法蚀刻所使用的蚀刻气体可以为氟基、氯基或溴基气体，湿法蚀刻所使用的腐蚀液可以为四甲基氢氧化铵溶液(TMAH)，然后，执行湿法清洗过程，以去除所述栅沟槽内的蚀刻残留物和杂质；沉积金属栅极材料层，以完全填充所述栅沟槽，然后，执行化学机械研磨，直至露出所述层间介电层的顶部，在实施所述沉积之前，还包括在所述栅沟槽的侧壁和底部依次形成功函数设定金属层、阻挡层和浸润层的步骤，其中，功函数设定金属层包括一层或多层金属或金属化合物，若FET为NFET，则功函数设定金属层的构成材料为适用于NFET的金属材料，包括钛、钽、铝、锆、铪及其合金，还包括上述金属元素的碳化物、氮化物等，若FET为PFET，则功函数设定金属层的构成材料为适用于PFET的金属材料，包括钛、钌、钯、钼、钨及其合金，还包括上述金属元素的碳化物、氮化物等，阻挡层的材料包括氮化钽或氮化钛，浸润层的材料包括钛或钛铝合金，金属栅极材料层的构成材料包括铝，采用原子层沉积工艺或物理气相沉积工艺形成功函数设定金属层、阻挡层和浸润层，采用化学气相沉积工艺或物理气相沉积工艺形成金属栅极材料层；在所述层间介电层上形成另一层间介电层，覆盖金属栅极材料层的顶部；在所述层间介电层中形成接触孔，露出金属栅极材料层的顶部以及所述自对准硅化物的顶部；填充金属(通常为钨)于接触孔中形成连接后续形成的互连金属层与所述自对准硅化物和金属栅极材料层的接触塞；形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于后续实施器件封装时的引线键合。
[0039][示例性实施例三]
[0040]本发明还提供一种电子装置，其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、V⑶、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。
[0041]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制造方法，包括: 提供具有对准标记区的半导体衬底，在所述半导体衬底中形成有环绕包围所述对准标记区的浅沟槽隔离结构，在所述浅沟槽隔离结构的顶部与所述半导体衬底的上表面之间形成有凹坑； 在所述半导体衬底上形成作为对准标记的伪栅极结构； 在所述半导体衬底上依次形成接触孔蚀刻停止层和层间介电层，覆盖所述伪栅极结构并完全填充所述凹坑，所述层间介电层包括自下而上层叠的第一层间介电层和第二层间介电层，后续实施化学机械研磨时，研磨液对所述第二层间介电层的研磨速率低于对所述第一层间介电层的研磨速率； 执行所述化学机械研磨，直至露出所述伪栅极结构的顶部。2.根据权利要求1所述的方法，其特征在于，所述第一层间介电层的构成材料为HARP，所述第二层间介电层的构成材料为TEOS。3.根据权利要求1所述的方法，其特征在于，所述化学机械研磨分两步执行:执行第一化学机械研磨，直至露出所述接触孔蚀刻停止层的顶部，以完全去除位于所述对准标记区的有源区上方的第二层间介电层；执行第二化学机械研磨，直至去除所述接触孔蚀刻停止层的位于所述伪栅极结构顶部的部分。4.根据权利要求1所述的方法，其特征在于，所述凹坑的深度为200埃-300埃。5.根据权利要求4所述的方法，其特征在于，形成所述凹坑的工艺步骤包括:在所述半导体衬底上形成硬掩膜层；图案化所述硬掩膜层，以在所述硬掩膜层中形成构成所述浅沟槽隔离结构的图案的开口 ；以所述图案化的硬掩膜层为掩膜，在所述半导体衬底中蚀刻出用于形成所述浅沟槽隔离结构的沟槽；在所述沟槽中以及所述硬掩膜层上沉积隔离材料；执行另一化学机械研磨以研磨所述隔离材料，直至露出所述硬掩膜层；以所述硬掩膜层为掩膜，执行干法蚀刻以回蚀刻所述隔离材料，形成所述凹坑；通过蚀刻去除所述硬掩膜层。6.根据权利要求1所述的方法，其特征在于，所述伪栅极结构包括自下而上层叠的高k介电层和牺牲栅电极层。7.根据权利要求6所述的方法，其特征在于，在所述高k介电层和所述半导体衬底之间还形成有界面层，在所述高k介电层和所述牺牲栅电极层之间还形成有覆盖层。8.一种采用权利要求1-7之一所述的方法制造的半导体器件。9.一种电子装置，所述电子装置包括权利要求8所述的半导体器件。
【专利摘要】本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供具有对准标记区的半导体衬底，在其中形成有环绕包围所述对准标记区的浅沟槽隔离结构，在浅沟槽隔离结构的顶部与半导体衬底的上表面之间形成有凹坑；形成作为对准标记的伪栅极结构；依次形成接触孔蚀刻停止层和层间介电层，覆盖伪栅极结构并完全填充所述凹坑，所述层间介电层包括自下而上层叠的第一层间介电层和第二层间介电层，后续实施化学机械研磨时，研磨液对第二层间介电层的研磨速率低于对第一层间介电层的研磨速率；执行所述研磨，直至露出伪栅极结构的顶部。根据本发明，可以提升所述研磨结束后的层间介电层的厚度，确保所需形成的接触孔的特征尺寸以及对准精度。
【IPC分类】H01L21/8238, H01L21/28
【公开号】CN105304566
【申请号】CN201410369690
【发明人】赵简, 邵群
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年2月3日
【申请日】2014年7月30日