[0048] 在操作中，每个存储单元器件102在电荷俘获电介质138中储存可变的电荷（诸 如电子）量。W非易失性的方式有利地储存电荷，从而使得储存的电荷在断电的情况下存 留。在电荷俘获电介质138中储存的电荷量代表数值（诸如二进制值）并且通过编程（即， 写入）、读取和擦除操作而变化。通过选择性偏置选择栅极126和存储栅极128来实施运些 操作。
[0049] 在存储单元器件102的编程或擦除操作期间，用相对于施加在沟道区116两端上 的电压和/或相对于施加在选择栅极126两端上的电压更高（例如，至少高一个数量级） 的电压正向或反向偏置存储栅极128。在一些实施例中，正向偏置用于编程操作，而反向偏 置用于擦除操作。在编程操作期间，高偏置电压促进载流子从沟道区116朝向存储栅极128 隧穿的隧道效应。随着载流子朝着存储栅极128隧穿，载流子被俘获在电荷俘获电介质138 中。在擦除操作期间，高偏置电压促进电荷俘获电介质138中的载流子离开存储栅极128 的隧道效应。随着载流子隧穿离开存储栅极128,载流子从电荷俘获电介质138驱逐或W其 他方式去除。
[0050] 当偏置存储栅极128时，存储单元器件102的电荷俘获电介质138中储存的电荷 屏蔽在存储栅极128和沟道区116之间形成的电场。运具有使存储单元器件102的阔值电 压Vth增加数量AVth的效果。在读取操作期间，对选择栅极126施加电压W引起部分沟道 区116导电。对选择栅极126施加电压吸引载流子至邻近选择栅极126的沟道区116的部 分。另外，对存储栅极128施加大于Vth,但是小于Vth+AVth的电压。如果存储单元器件102 导通（即，允许电荷流动），则它储存第一数据态（例如，逻辑"0")。如果储存单元器件102 关闭，则它储存第二数据态（例如，逻辑"1")。
[0051] 参见图1B，提供了具有存储单元器件102a、10化和高K、金属栅极逻辑器件104a 至104c的半导体结构（例如，代表集成电路）的一些实施例的截面图100'。与图IA的实 施例相比，存储单元器件102具有不同的结构。存储单元器件102 W非易失性方式储存数 据并且例如，是ESF3分离栅极闪存单元器件。逻辑器件104协调W实施存储单元器件102 的逻辑支持操作并且例如，是晶体管。
[0052] 在存储区110中的每个沟道区116的上方，存储单元器件102包括分隔在沟道区 116的源极/漏极区114之间的浮置栅极152和字线154。布置在半导体衬底106和浮置 栅极152之间的浮置栅极电介质156提供半导体衬底106和浮置栅极152之间的电隔离。 另外，布置在字线154和半导体衬底106之间的字线电介质158提供半导体衬底106和字 线154之间的电隔离。在一些实施例中，在接近沟道区116的源极/漏极区的相对两侧上 凹进浮置栅极152 W限定一对浮置栅极平台160。浮置栅极平台160呈现相对于浮置栅极 152的顶面的降低的高度并且沿着朝向沟道区116的源极/漏极区114的相对浮置栅极边 缘延伸。通过运种方式，当从侧面看时，浮置栅极152具有对称的、阶梯状的外观。字线154 的顶面相对于金属栅极118的顶面凹进约IO A至500 A或:15:0 A至400 A。例如，浮置 栅极152和字线154是多晶娃。例如，浮置栅极电介质和字线电介质156、158是诸如二氧 化娃的氧化物。
[0053] 存储单元器件102还包括控制栅极162和擦除栅极164。擦除栅极164布置在与 相邻的存储单元器件102共享的沟道区116的源极/漏极区114的上方且布置在浮置栅 极152的与字线154相对的一侧上。例如，擦除栅极164的顶面相对于金属栅极118的顶 面凹进约10 A至500 A或150 A至400 A W及在一些实施例中，基本上平坦于金属栅极 118的顶面。控制栅极162布置在浮置栅极152的顶面上方，其中，栅极间电介质166布置 在控制栅极162和浮置栅极152之间。栅极间电介质166使浮置栅极152与控制栅极162 电隔离。例如，控制栅极162的顶面相对于金属栅极118的顶面凹进约10 A至500 A或 150 A至400 A并且，在一些实施例中，基本上平坦于金属栅极118的顶面。例如，控制栅 极162和擦除栅极164是多晶娃。例如，栅极间电介质166是ONO电介质。
[0054] 布置在控制栅极162与擦除栅极164和字线154两者之间的浮置栅极间隔件168 提供电隔离。浮置栅极间隔件168从浮置栅极平台160沿着控制栅极162的侧壁垂直向上 延伸至字线154和擦除栅极164的顶面之上（例如，之上100A至300A)并且，在一些实 施例中，垂直向上延伸至金属栅极118的顶面之下（例如，之下50A至100A)。作为相 邻的存储单元器件102之间的中屯、区的内衬，介电衬垫170使擦除栅极164与半导体衬底 106、浮置栅极152W及控制栅极162绝缘。介电衬垫170垂直向上延伸至字线154和擦除 栅极164的顶面之上（例如，之上！〇〇A至300A)并且，在一些实施例中，垂直向上延伸 至金属栅极118的顶面之下（例如，之下50A至1(说1)。布置在字线154和浮置栅极 152之间的薄侧壁结构172使字线154与浮置栅极152电隔离。薄侧壁结构172垂直向上 延伸至字线154和擦除栅极164的顶面之上（例如，之上100A窄300A)并且，在一些 实施例中，垂直向上延伸至至金属栅极118的顶面之下（例如，之下50A至100A)。通 过延伸在字线154W及控制栅极和擦除栅极162、164的顶面之上，浮置栅极间隔件168、介 电衬垫170W及薄侧壁结构172形成分隔字线154W及控制栅极和擦除栅极162、164的顶 面的介电突出件139。例如，介电衬垫170和薄侧壁结构172是诸如二氧化娃的氧化物，并 且例如，浮置栅极间隔件168是ONO电介质。 阳化日]源极/漏极娃化物接触焊盘140a、14化在每个源极/漏极区114上方形成，并且 存储娃化物接触焊盘14化在存储单元器件102的每个字线154、控制栅极162和擦除栅极 164上方形成。独立于源极/漏极区114的源极/漏极导电接触件14化W及独立于存储单 元器件102的字线154及控制栅极和擦除栅极162、164的存储导电接触件143b，穿过层间 电介质108垂直向下延伸至相应的娃化物接触焊盘140、141。例如，娃化物接触焊盘140、 141是娃化儀、娃化钻或娃化铁。例如，导电接触件142、143由铁、氮化铁和鹤中的一种或多 种形成。
[0056] 通过相对于金属栅极118的顶面凹进存储单元器件102的字线154和擦除栅极 164的顶面的方式，在字线154和擦除栅极164的顶面上方形成的存储娃化物接触焊盘141 也相对于金属栅极118的顶面凹进。另外，通过形成一个或多个浮置栅极间隔件168、薄侧 壁结构172、介电衬垫170、主侧壁结构148W及接触蚀刻停止件150W延伸至字线154和擦 除栅极164的顶面之上（例如，之上100A至300A)，在字线154和擦除栅极164的顶 面上方形成的存储娃化物接触焊盘141也相对于运些结构凹进。有利地，由于顶面被更远 地间隔开，因此凹进存储娃化物接触焊盘141而同时留下在凹进存储娃化物接触焊盘141 之间的介电突出件139降低了在字线154、擦除栅极164与控制栅极162之间形成娃化物桥 接的可能性。另外，凹进存储娃化物接触焊盘141实现了与HKMG技术的兼容性。
[0057] 在操作中，每个存储单元器件102在浮置栅极152中储存可变的电荷（诸如电子） 量。电荷有利地W非易失性方式储存从而使得储存的电荷在断电的情况下存留。在浮置栅 极152中储存的电荷量代表数值（诸如二进制值）并且通过编程（即，写入）、读取和擦除 操作而变化。通过控制栅极162、字线154和擦除栅极164的选择偏置实施运些操作。
[0058] 在存储单元器件102的编程操作期间，用相对于施加在沟道区116两端上的电压 和/或相对于施加在字线154两端上的电压高（例如，至少高一个数量级）的电压偏置控 制栅极162。高偏置电压促进载流子从沟道区116朝向控制栅极162隧穿的隧道效应。随 着载流子朝向控制栅极162隧穿，载流子被俘获在浮置栅极152中。
[0059] 在存储单元器件102的擦除操作期间，用相对于施加在沟道区116两端上的电压 和/或相对于施加在控制栅极162两端上的电压高（例如，至少高一个数量级）的电压偏 置擦除栅极164。高偏置电压促进载流子从浮置栅极152朝向擦除栅极164隧穿的隧道效 应。随着载流子朝向擦除栅极164隧穿，载流子从浮置栅极152驱逐或W其他方式去除。
[0060] 当控制栅极162被偏置时，存储单元器件102的浮置栅极152中储存的电荷屏蔽 在控制栅极162和沟道区116之间形成的电场。运具有将存储单元器件102的阔值电压Vth 增加数量A Vth的效果。在读取操作期间，对字线154施加电压W引起部分沟道区116导 电。对字线154施加电压W将载流子吸引至邻近字线154的部分沟道区116。另外，对控制 栅极162应用大于Vth,但是小于Vth+A Vth的电压。如果存储单元器件102导通（即，允许 电荷流动），则它储存第一数据态（例如，逻辑"0")。如果储存单元器件102关闭，则它储 存第二数据态（例如，逻辑"1")。
[0061] 鉴于W上描述，应该理解，图IA和图IB的介电突出件139降低了在相邻的栅极之 间形成娃化物桥接的可能性。介电突出件139可W由一种或多种类型的介电材料和一个或 多个介电材料层形成。另外，虽然W上论述集中在MONOS、SONOS和ESF3分离栅极闪存单 元，其他类型的存储单元可W使用介电突出件139,其中娃化物接触焊盘141相对于介电突 出件139凹进从而减轻相邻栅极之间的娃化物桥接问题。
[0062] 参照图2,提供了用于制造半导体结构的方法的一些实施例的流程图200。根据 该方法，提供半导体衬底（动作202)。在半导体衬底的存储区上形成包括栅极的存储单元 器件（动作204)。例如，存储单元器件是MONOS分离栅极闪存单元器件或ESF3闪存单元 器件。例如，对于MONOS分离栅极闪存单元器件，栅极是选择栅极或存储栅极。例如，对于 ESF3闪存单元器件，栅极是擦除栅极或字线。在与存储区相邻的半导体衬底的逻辑区上形 成逻辑器件（动作206)。逻辑器件包括布置在高K电介质的上方的牺牲栅极。牺牲栅极 通常由多晶娃形成。形成与逻辑器件的相对侧壁邻接的主侧壁结构（动作208)，W及去除 逻辑器件的牺牲栅极（动作210) W形成主侧壁结构之间的凹槽。形成填充凹槽的金属层 (动作212)，并且对金属层实施平坦化（动作214) W形成具有与主侧壁结构和存储区的顶 面共平面的顶面的金属栅极。形成覆盖逻辑区的介电掩模（动作216)，同时保留存储区不 被覆盖。相对于金属栅极的顶面，凹进存储单元器件的栅极的未掩蔽的顶面（动作218)，并 且在存储单元器件的栅极的未掩蔽的、凹进的顶面上方形成娃化物层（动作220)。
[0063] 有利地，在形成替换牺牲栅极的金属栅极之后，在存储单元器件的多晶娃栅极上 形成娃化物接触焊盘实现与HKMG技术的兼容。另外，由于相邻栅极的顶面被更远地分开， 在形成娃化物接触焊盘之前凹进运些栅极的停止表面降低了相邻栅极之间的娃化物桥接 的可能性。
[0064] 参照图3A和图3B，提供